半导体存储装置及具备该半导体存储装置的收发系统

摘要

一种半导体存储装置。在同一存储器芯片(1)中具有多个存储器阵列(10、20)，在各存储器阵列中独立具有数据系统电路、地址系统电路和控制系统电路。另一方面，在各存储器阵列(10、20)间共有与芯片外部取得连接的数据端子(42)、地址端子(40)和控制端子(41)。经由被阵列选择信号ASEL(时钟)控制的3个信号选择电路MUX，将数据、地址和控制信号分配给各存储器阵列(10、20)。另外，在所述时钟的上升沿向一方的存储器阵列(10)供给信号，在下降沿向另一方的存储器阵列(20)供给信号。这样，在多个CPU使用多个存储器的系统中，当一个芯片中具有多个存储器阵列来集成存储器时，可以按照每个存储器阵列进行独立的动作，不需要CPU间的总线调停。

主权项

1.一种半导体存储装置，是在多个信息处理装置之间收发数据信号、地址信号以及控制信号的一个芯片的半导体存储装置，在所述一个芯片内配置多个将非易失性的存储器单元多个排列而构成的存储器阵列；具有独立地设置于所述多个存储器阵列每一个中的多组数据端子、地址端子和控制端子以及数据系统电路、地址系统电路和控制系统电路；具有在所述多个存储器阵列间共有、且作为与所述芯片外部之间的接口的输入输出缓存器部的1组数据端子、地址端子和控制端子；具备多个信号选择电路，其配置在所述1组数据端子、地址端子和控制端子，与所述多组数据端子、地址端子和控制端子以及数据系统电路、地址系统电路和控制系统电路之间；选择所述多个存储器阵列中的任意一个的1个或多个阵列选择信号，经由所述输入输出缓存器部被输入到所述多个信号选择电路；将来自所述1组数据端子、地址端子和控制端子的信号，经由所述多个信号分配电路，分配给所述多个存储器阵列中的任意一个。