| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明提供一种半导体集成电路，在低电压动作时，既能使动态电路高速化又能防止误动作。该半导体集成电路包括：第1导电型的第1晶体管，连接在第1电源和输出节点之间，依照第1时钟脉冲而导通，使上述输出节点为第1逻辑电平；第2导电型的第2晶体管，依照输入信号而导通；第2导电型的第3晶体管，与上述第2晶体管串联连接，依照第2时钟脉冲而导通；第1导电型的第4晶体管，连接在上述第1电源和上述输出节点之间，依照反馈信号而导通。上述第2晶体管和上述第3晶体管，连接在上述输出节点和第2电源之间。上述第4晶体管，在上述第2晶体管和上述第3晶体管都导通之后，从导通状态变为非导通状态。 | ||
| 申请公布号 | CN1941631A | 申请公布日期 | 2007.04.04 |
| 申请号 | CN200610141812.3 | 申请日期 | 2006.09.29 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 增尾昭;角谷范彦 |
| 分类号 | H03K19/096(2006.01);G11C11/413(2006.01) | 主分类号 | H03K19/096(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 季向冈 |
| 主权项 | 1.一种半导体集成电路，包括：第1导电型的第1晶体管，连接在第1电源和输出节点之间，依照第1时钟脉冲而导通，使上述输出节点为第1逻辑电平；第2导电型的第2晶体管，依照输入信号而导通；第2导电型的第3晶体管，与上述第2晶体管串联连接，依照第2时钟脉冲而导通；第1导电型的第4晶体管，连接在上述第1电源和上述输出节点之间，依照反馈信号而导通；反相器，输出将上述输出节点的逻辑电平反转后的信号；以及第1导电型的第5晶体管，连接在上述第1电源和上述输出节点之间，依照上述反相器的输出而导通，上述第2晶体管和上述第3晶体管，连接在上述输出节点和第2电源之间，上述第4晶体管，在上述第2晶体管和上述第3晶体管都导通之后，从导通状态变为非导通状态。 | ||
| 地址 | 日本大阪府 | ||