DLL电路

摘要

本发明的DLL电路是具有对基准时钟与延迟时钟的相位进行比较的相位比较电路和利用来自相位比较电路的信号来调节延迟量的可变延迟附加电路的DLL电路，其具备下述单元：在脉冲串开始时，将利用内部时钟的1个时钟周期的开始而被锁存为逻辑“1”的第1信号通过伪延迟而输入到可变延迟附加电路；以及利用可变延迟附加电路对通过伪延迟而输入的第1信号的逻辑“1”的持续时间进行检测直至内部时钟的1个时钟周期的结束为止，以持续时间为基础来设定可变延迟附加电路的延迟量的初始值。

主权项

1.一种DLL电路，具有：伪延迟，与相对于外部时钟的内部时钟延迟相当；可变延迟附加电路，设有利用延迟量调整信号来调整延迟量的单元；以及相位比较电路，将内部时钟与经上述可变延迟附加电路和上述伪延迟而输入的延迟时钟的相位进行比较，将延迟量调整信号输出到上述可变延迟附加电路，其特征在于，具备下述单元：在脉冲串开始时，将上述内部时钟的1个时钟周期期间所输出的第1信号通过上述伪延迟而输入到上述可变延迟附加电路；以及利用上述可变延迟附加电路对通过上述伪延迟而输入的上述第1信号的有效逻辑值的持续时间进行检测直至上述内部时钟的1个时钟周期的结束为止，以上述持续时间为基础来设定该可变延迟附加电路的延迟量的初始值。