半导体记忆装置

摘要

一种半导体记忆体装置，其包括：一码通道，其用于基于一自一外部源输入之码控制讯号而输出复数个码讯号；一终端电阻器解码器，其用于解码一晶片选择讯号、一内建晶片终端电阻(on die termination；ODT)控制讯号及该复数个码讯号，并基于经解码之讯号而输出复数个选择讯号；及一ODT区块，其用于使一输出资料垫具备回应该复数个选择讯号而选择的一终端电阻器之阻抗。