| 主权项 |
1.一种快速读写记忆体资料之装置,其系用于进行 电脑开机后之系统自我测试,该快速读写记忆体资 料之装置包含: 一记忆体模组,其系具有复数个记忆胞;以及 一北桥晶片组,其包含一可程式暂存器模组及一记 忆体模组控制器,其中该可程式暂存器模组系贮存 至少一预设资讯,而该记忆体模组控制器系依据贮 存于该可程式暂存器模组中之该预设资讯,而针对 所有该等记忆胞进行爆发式读取或爆发式写入。 2.如申请专利范围第1项所述之快速读写记忆体资 料之装置,其中该预设资讯系包含至少一位址信号 。 3.如申请专利范围第2项所述之快速读写记忆体资 料之装置,其中该位址信号更包含一起始位址信号 及一结束位址信号。 4.如申请专利范围第2项所述之快速读写记忆体资 料之装置,其中该可程式暂存器模组更包含: 一位址暂存器,其系贮存至少一位址资料,该可程 式暂存器模组将该位址资料转换为该位址信号。 5.如申请专利范围第4项所述之快速读写记忆体资 料之装置,其中该位址资料更包含一起始位址资料 及一结束位址资料。 6.如申请专利范围第1项所述之快速读写记忆体资 料之装置,其中该预设资讯系包含至少一可程式化 资料。 7.如申请专利范围第6项所述之快速读写记忆体资 料之装置,其中该可程式暂存器模组更包含: 一资料暂存器,其系贮存该等可程式化资料。 8.如申请专利范围第1项所述之快速读写记忆体资 料之装置,其中该记忆体模组系为一动态随机存取 记忆体模组。 9.如申请专利范围第1项所述之快速读写记忆体资 料之装置,更包含: 一基本输出/输入系统模组,其系产生一初始信号 至该北桥晶片组,以启动该记忆体模组控制器依据 该预设资讯针对所有该等记忆胞进行爆发式读取 或爆发式写入。 10.如申请专利范围第9项所述之快速读写记忆体资 料之装置,其中该初始信号系于电脑开机后之一系 统自我测试阶段所产生。 11.如申请专利范围第10项所述之快速读写记忆体 资料之装置,其中该系统自我测试阶段更包含执行 一错误核对与校正。 12.如申请专利范围第10项所述之快速读写记忆体 资料之装置,其中该系统自我测试阶段更包含执行 一资料闪控讯号输出测试。 13.如申请专利范围第10项所述之快速读写记忆体 资料之装置,其中该系统自我测试阶段更包含执行 一资料闪控讯号输入测试。 14.一种快速读写记忆体资料之方法,其系于一电脑 系统中具有一北桥晶片组及一记忆体模组,其中该 北桥晶片组中至少设有一记忆体模组控制器及一 可程式暂存器模组,该可程式暂存器模组贮存有至 少一预设资讯,而该记忆体模组具有复数个记忆胞 ,该快速读写记忆体资料之方法包含以下步骤: 由一基本输出/输入系统模组传送一初始信号至该 北桥晶片组; 由该北桥晶片组传送一启动信号至该记忆体模组 控制器;以及 该记忆体模组控制器依据贮存于该可程式暂存器 模组之该预设资讯,而针对所有该等记忆胞进行爆 发式读取或爆发式写入。 15.如申请专利范围第14项所述之快速读写记忆体 资料之方法,其中当该记忆体模组控制器执行爆发 式读取或爆发式写入时,系不需由中央处理单元所 控制。 16.如申请专利范围第14项所述之快速读写记忆体 资料之方法,其中该初始信号系于电脑开机后之一 系统自我测试阶段所产生。 17.如申请专利范围第16项所述之快速读写记忆体 资料之方法,其中该系统自我测试阶段更包含执行 一错误核对与校正。 18.如申请专利范围第16项所述之快速读写记忆体 资料之方法,其中该系统自我测试阶段更包含执行 一资料闪控讯号输出测试。 19.如申请专利范围第16项所述之快速读写记忆体 资料之方法,其中该系统自我测试阶段更包含执行 一资料闪控讯号输入测试。 图式简单说明: 图1为显示依本发明较佳实施例之快速读取记忆体 资料之装置之一示意图; 图2为显示依本发明较佳实施例之快速读取记忆体 资料之装置之另一示意图; 图3为显示依本发明较佳实施例之快速读取记忆体 资料之方法之一流程图。 |
