| 主权项 |
1.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案包括要求第一转印精度的第一图 案,及要求低于上述第一转印精度之第二转印精度 的第二图案; 提供用以转印上述第一图案的第一光罩及具有比 上述第一光罩大之孔径比而用以转印上述第二图 案的第二光罩;及 上述第一光罩及上述第二光罩的投影区域系相重 叠,因而上述电子束系隔着上述第一及第二光罩照 射在上述薄膜上。 2.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案系分割成具有指定尺寸之复数个 子域区域; 上述光罩系分割成第一部分光罩,用以转印要求第 一转印精度的第一图案;及具有比上述第一部分光 罩大之孔径比的第二部分光罩,用以转印要求低于 上述第一转印精度之第二转印精度的第二图案,以 致若在上述基板上各上述子域区域内之电子束照 射部及电子束非照射部间之面积比率系超过指定 値时,使得上述第一及第二部分光罩系用于各上述 子域区域中之上述所希望图案;及 上述第一部分光罩及上述第二部分光罩的投影区 域系相重叠,因而上述电子束系隔着上述第一及第 二光罩照射在上述薄膜上。 3.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案系分割成具有指定尺寸之复数个 子域区域; 上述光罩系分割成第一部分光罩,用以转印要求第 一转印精度的第一图案;及第二部分光罩,用以转 印要求低于上述第一转印精度之第二转印精度的 第二图案,以致若上述基板上各上述子域区域内之 电子束照射部及电子束非照射部间之面积比率系 超过指定値时,使得上述第一及第二部分光罩系用 于各上述子域区域中之上述所希望图案;及 上述第一部分光罩及上述第二部分光罩的投影区 域系相重叠,因而上述电子束系隔着上述第一及第 二光罩照射在上述薄膜上,且其中: 各上述子域区域中之上述所希望图案系进一步分 割成尺寸系小于上述子域区域之复数个部分区域; 及 上述第一部分光罩及上述第二部分光罩的投影区 域系相重叠,因而当上述基板上各上述较小部分区 域内之电子束照射部及电子束非照射部间之面积 比率超过指定値时,上述电子束系隔着用于各上述 子域区域中之上述所希望图案的上述第一及第二 光罩照射在上述薄膜上。 4.如请求项1之方法,其中: 对上述第一及第二光罩照射之电流系相同。 5.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜,以形成包括已形成在活性层上之闸极 图案的所希望图案者,其中: 上述所希望图案系形成在上述活性层上,且系由第 一图案及第二图案组成,上述第一图案包括要求第 一转印精度的闸极图案,上述第二图案包括除了上 述闸极图案外之图案,其要求低于上述第一转印精 度之第二转印精度; 上述光罩系分割成第一光罩,用以转印上述第一图 案;及具有比上述第一光罩大之孔径比的第二光罩 ,其,用以转印上述第二图案;及 上述第一光罩及上述第二光罩的投影区域系相重 叠,因而上述电子束系隔着上述第一及第二光罩照 射在上述薄膜上。 6.如请求项5之方法,其中: 上述第一图案,系电连接至上述闸极图案之图案, 与上述活性层图案或藉由将上述闸极图案朝上述 闸极图案之长度方向扩大指定距离所获得之图形 的重叠部分。 7.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案系分割成具有指定尺寸之复数个 子域区域; 各上述复数个子域区域中之上述所希望图案包括 要求第一转印精度的第一图案,及要求低于上述第 一转印精度之第二转印精度的第二图案; 上述光罩系分割成第一部分光罩,用以转印上述第 一图案;及具有比上述第一部分光罩大之孔径比的 第二部分光罩,用以转印上述第二图案;及 上述方法根据指定规则,使用藉由并排配置包括排 列成矩阵图案之上述第一部分光罩的第一光罩,及 包括排列成矩阵图案之上述第二部分光罩的第二 光罩所形成之上述光罩。 8.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案系分割成具有指定尺寸之复数个 子域区域; 各上述复数个子域区域中之上述所希望图案包括 要求第一转印精度的第一图案,及要求低于上述第 一转印精度之第二转印精度的第二图案; 上述光罩系分割成第一部分光罩,用以转印上述第 一图案;及第二部分光罩,用以转印上述第二图案; 及 上述方法根据指定规则,使用藉由并排配置包括排 列成矩阵图案之上述第一部分光罩的第一光罩,及 包括排列成矩阵图案之上述第二部分光罩的第二 光罩所形成之上述光罩,且其中: 上述指定规则规定第三光罩及第四光罩之形成; 上述第三光罩系藉由反覆将置于上述第二光罩之 第一列上的第二部分光罩群,置于配置在上述第一 光罩之第一列上的第一部分光罩群之下端,因而从 上述第一列开始依序将上述第二部分光罩群置于 上述第一部分光罩群之下端所形成;及 上述第四光罩系藉由反覆将置于上述第一光罩之 第一列上的第一部分光罩群,置于配置在上述第二 光罩之第一列上的上述第二部分光罩群之下端,因 而从上述第一列开始依序将上述第一部分光罩群 置于上述第二部分光罩群之下端所形成;及 上述第三及第四光罩系并排配置。 9.一种半导体装置之制造方法,其系藉由隔着光罩 照射电子束在上述装置的基板上形成之感电子束 组成物薄膜以形成所希望图案者,其中: 上述所希望图案系分割成具有指定尺寸之复数个 子域区域; 各上述复数个子域区域中之上述所希望图案包括 要求第一转印精度的第一图案,及要求低于上述第 一转印精度之第二转印精度的第二图案; 上述光罩系分割成第一部分光罩,用以转印上述第 一图案;及第二部分光罩,用以转印上述第二图案; 及 根据指定规则,上述方法使用藉由并排配置包括排 列成矩阵图案之上述第一部分光罩的第一光罩,及 包括排列成矩阵图案之上述第二部分光罩的第二 光罩所形成之上述光罩,且其中: 上述指定规则规定用以表示各上述复数个子域区 域之位置的位址为(i,j)(i与j二者表示自上述第一 光罩之顶端起的第i列及自上述第二光罩之左端起 的第j行,其中系假设1≦i且j≦n); 准备第三光罩与第四光罩; 上述第三光罩,其系在上述第一光罩之第i个的列 中,反覆进行如下子域区域配置及置换操作所形成 ,使得当i为偶数时,于j为奇数之位址上配置上述第 一光罩之(i-j)位址的子域区域,及于j为偶数之位址 上的子域区域置换上述第二光罩之(i-j)位址的子 域区域,接着当i为偶数时,于j为偶数之位址上配置 上述第一光罩之(i-j)位址的子域区域,及于j为奇数 之位址上的子域区域置换上述第二光罩之(i-j)位 址的子域区域; 上述第四光罩,其系在上述第二光罩之第i个的列 中,反覆进行如下子域区域配置及置换操作所形成 ,使得 当i为奇数时,于j为奇数之位址上配置上述第二光 罩(i-j)位址的子域区域,及于j为偶数之位址上的子 域区域置换上述第一光罩之(i-j)位址的子域区域, 接着当i为偶数时,于j为偶数之位址上配置上述第 二光罩之(i-j)位址的子域区域,及于j为奇数之位址 上的子域区域置换上述第一光罩之(i-j)位址的子 域区域; 上述第三光罩与上述第四光罩系并排配置。 10.一种半导体装置之制造方法,其系藉由隔着模板 光罩照射电子束在基板上形成之感光电子束组成 物薄膜以形成线状图案,该基板设有活性层及围绕 上述活性层形成而用于装置隔绝之绝缘薄膜,其中 : 上述线状图案具有指定宽度,且系欲从上述活性层 上方一部分延伸至用于装置隔绝之上述绝缘薄膜 上方一部分所形成的图案,及 藉由其中欲形成在上述活性层上要求高转印精度 的缘状图案已形成之第一光罩,及藉由其中欲形成 在用于装置之上述绝缘层上且不要求高转印精度 的线状图案已形成之第二光罩,以在上述基板上形 成上述线状图案。 图式简单说明: 图1A、B、C-1、C-2系显示本发明之互补分割方法的 图案俯视图。 图2A~C系显示电子束转印光罩之构造示意图。其中 (A)、(B)为鸟瞰图,(C)为从上方看的俯视图。 图3A~D系显示电子束转印光罩之制作流程的光罩剖 视图。 图4(A)~(C)系显示使用习知互补光罩而转印之图案 问题点的示意图。其中(A)、(B)为图案俯视图,(C)为 从上方看的光阻图案。 图5A、B、C-1、C-2系显示分割成习知互补光罩之光 罩问题点的图案俯视图。 图6A、B-1、B-2系以子域来划分1晶片,并显示各子域 之开口率(%单位)的示意图。 图7A、B-1、B-2系显示经互补分割之光罩图案的俯 视图。其中(A)为设计图案,(B-1)为光罩A,(B-2)为光罩 B。 图8A-1、A-2系显示光罩A之图案资料的俯视图。 图9系显示半导体积体电路装置之一例的主要部分 俯视图。 图10系显示图9之半导体积体电路装置之元件隔离 层形成用的图案资料之主要部分俯视图。 图11A、B系显示互补分割图10之图案资料之互补光 罩的主要部分俯视图。 图12A~F系图9之半导体积体电路装置之制程中的主 要部分剖视图。 图13A~F系接续于图12之图9之半导体积体电路装置 之制程中的主要部分剖视图。 图14系显示本发明之图案资料的互补分割流程图 。 图15系显示本发明之图案资料的互补分割流程图 。 图16A、B-1、B-2、C-1、C-2系显示晶片之每一子域之 开口率分布的示意图。 图17A、B、C-1、C-2系显示开口率分布的示意图。其 中(A)为1晶片中之每一子域的开口率,(B)、(C-1)、(C- 2)为1子域中之每一库伦区域的开口率。 图18A、B-1、B-2、C-1、C-2系显示晶片之每一子域之 开口率分布的示意图。 图19系显示改变(上层)光罩开口率时之光罩照射电 流与图案尺寸误差之关系的图表;且显示(下层)光 罩照射电流与产能之关系的图表。 图20A、B-1、B-2系显示晶片中之子域的俯视图。 图21系显示实际光罩上之互补分割后子域之配置 一例的俯视图。 图22系显示实际光罩上之互补分割后子域之配置 一例的俯视图。 图23系显示实际光罩上之互补分割后子域之配置 一例的俯视图。 图24系显示本发明之闸极图案资料的互补分割流 程图。 |
