| 主权项 |
1.一种适用于测试一积体电路元件之非压迫式接 触方法,该积体电路元件系包含有一晶片以及复数 个外接端,该方法系包含: 提供一测试插座,该测试插座系具有一容置穴以及 连通该容置穴之复数个排气孔,且该测试插座系设 置有复数个探触针,每一探触针系具有一位于该容 置穴内之接触端; 取放该积体电路元件至该容置穴,并使得该些外接 端对准于该些探触针之该些接触端;及 进行一抽气减压之步骤,该测试插座内之气体系经 由该些排气孔排出,令该容置穴内之气压为低于外 部环境压力,以吸附该积体电路元件,以使该些外 接端接触至该些探触针之该些接触端。 2.如申请专利范围第1项所述之适用于测试一积体 电路元件之非压迫式接触方法,其中该容置穴系具 有往底面渐缩(taper)之一内侧壁。 3.如申请专利范围第1项所述之适用于测试一积体 电路元件之非压迫式接触方法,其中该测试插座系 设置有一弹性体,其系位于该容置穴之一内侧壁。 4.如申请专利范围第1项所述之适用于测试一积体 电路元件之非压迫式接触方法,其中该测试插座另 具有一抽气口,其系连通至该些排气孔,以利集中 抽气。 5.如申请专利范围第1项所述之适用于测试一积体 电路元件之非压迫式接触方法,其中该些探触针系 为弹簧针(pogo pin)。 6.如申请专利范围第1项所述之适用于测试一积体 电路元件之非压迫式接触方法,其中该晶片系具有 一裸露背面。 7.如申请专利范围第1或6项所述之适用于测试一积 体电路元件之非压迫式接触方法,其中该晶片系为 一覆晶晶片。 8.如申请专利范围第1或6项所述之适用于测试一积 体电路元件之非压迫式接触方法,其中该积体电路 元件系为球格阵列封装构造。 9.一种非压迫式接触之测试插座,其系具有一容置 穴以及连通该容置穴之复数个排气孔,且该测试插 座系设置有复数个探触针,每一探触针系具有一位 于该容置穴内之接触端。 10.如申请专利范围第9项所述之非压迫式接触之测 试插座,其中该容置穴系具有往底面渐缩(taper)之 一内侧壁。 11.如申请专利范围第9项所述之非压迫式接触之测 试插座,其中该测试插座系设置有一弹性体,其系 位于该容置穴之一内侧壁。 12.如申请专利范围第9项所述之非压迫式接触之测 试插座,其中该测试插座另具有一抽气口,其系连 通至该些排气孔,以利集中抽气。 13.如申请专利范围第9项所述之非压迫式接触之测 试插座,其中该些探触针系为弹簧针(pogo pin)。 图式简单说明: 第1图:习知测试插座在取放一积体电路元件时之 截面示意图。 第2图:习知测试插座在压迫式接触该积体电路元 件之外接端时之截面示意图。 第3图:依据本发明之适用于测试一积体电路元件 之非压迫式接触方法,在第一具体实施例中一测试 插座在取放一积体电路元件时之截面示意图。 第4图:依据本发明之适用于测试一积体电路元件 之非压迫式接触方法,在第一具体实施例中该测试 插座在非压迫式接触该积体电路元件之外接端时 之截面示意图。 第5图:依据本发明之适用于测试一积体电路元件 之非压迫式接触方法,在第二具体实施例中另一测 试插座在取放一积体电路元件时之截面示意图。 |
