缓冲电路

摘要

本发明提供一种缓冲电路，其可抑制特别是由制程引起之电晶体之接通电阻偏差导致的消耗电力偏差，且可减少消耗电力，并且可获得较大驱动力。该缓冲电路具有经电容耦合之奇数级之反转放大级、自上述反转放大级之最终级输出端向第一级输入端进行负反馈之负反馈电路、基准电流供给源、设置于各反转放大级之间之第1开关、以及对于至少最终级之负载电晶体以选择性地构成上述基准电流供给源及电流镜电路之方式连接的第2开关。