发明名称 ALLGEMEINE EINGABE-/AUSGABEARCHITEKTUR UND ENTSPRECHENDE VERFAHREN ZUR BEREITSTELLUNG VIRTUELLER KANÄLE
摘要 An enhanced general input/output communication architecture, protocol and related methods are presented.
申请公布号 DE60216299(T2) 申请公布日期 2007.03.29
申请号 DE2002616299T 申请日期 2002.08.23
申请人 INTEL CORPORATION 发明人 AJANOVIC, JASMIN;JIANG, HONG;HARRIMAN, L.
分类号 G06F13/12;G06F13/00;G06F13/362 主分类号 G06F13/12
代理机构 代理人
主权项
地址