高效逻辑打包的现场可编程门阵列核心单元

摘要

展示有一个或多个查找表(LUT)和可选择的逻辑门的现场可编程门阵列(FPGA)核心单元，它与现有的基于LUT的FPGA核心单元相比更有空间效率。基于大家熟知的用于基于LUT的FPGA核心单元的流图算法的算法实现布尔逻辑网络到所揭示的FPGA核心单元的映射。

主权项

1.一种FPGA核心单元，它用在集成电路中的FPGA核心中，其特征在于，所述FPGA核心单元包括：多个核心单元输入接头和一个或多个核心单元输出接头；一个或多个LUT，每个LUT有一个输出接头和多个输入接头，每个LUT的每个输入接头连接到所述多个核心单元输入接头中的一个；有一个输出接头和多个输入接头的可选择的逻辑门，每个输入接头连接到一个所述LUT输出接头或任何余下的未连接到LUT输入接头的核心单元输入接头；及将所述LUT和所述可选择的逻辑门两者的输出接头可选择地连接到所述核心单元输出接头的电路；通过设置所述一个或多个LUT中的配置比特、选择所述逻辑门并可选择地连接所述一个或多个LUT和所述可选择的逻辑门的所述输出接头到所述核心单元输出接头对所述核心单元编程。