| 发明名称 | 时钟控制系统以及时钟控制方法 | ||
| 摘要 | 此发明涉及时钟控制系统，该系统包括一个CPU；CPU的一个外围功能块；一个用于放大所输入的系统时钟的频率并输出已放大的系统时钟的倍频电路；多个用于划分从倍频电路输出的信号频率以生成待提供到CPU和外围功能块的时钟的分频电路；以及时钟控制器，用于将倍频电路的频率放大比例变为1/N，其中N为正整数，然后将设置在外围功能块输入级上的分频电路的分频比例变为1/N，以便将CPU设定为低功耗模式，此发明还涉及控制时钟控制系统的方法。 | ||
| 申请公布号 | CN1307505C | 申请公布日期 | 2007.03.28 |
| 申请号 | CN200310124085.6 | 申请日期 | 2003.11.21 |
| 申请人 | 日本电气株式会社 | 发明人 | 仓金博 |
| 分类号 | G06F1/04(2006.01);H03L7/06(2006.01) | 主分类号 | G06F1/04(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 傅康;王勇 |
| 主权项 | 1.一种时钟控制系统，包括：一个CPU，所述CPU的一个外围功能块，一个倍频电路，用于放大所输入的系统时钟的频率并输出已放大的系统时钟，一个第一分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述CPU的第一时钟，一个第二分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述外围功能块的第二时钟，以及时钟控制装置，用于将所述倍频电路的频率放大比例变为1/N，其中N为正整数，然后将设置在外围功能块输入级上的所述分频电路的分频比例变为1/N，以便将所述CPU设定为不使用第一时钟的低功耗模式。 | ||
| 地址 | 日本东京都 | ||