| 主权项 |
1.一种印刷线路基材,包含: 一层压印刷线路基材,具有一第一图案化之金属层 于该层压印刷线路基材的表面上,该第一图案化之 金属层包括一第一衬垫; 一平面化介电层,布置于该层压印刷线路基材的表 面上,并至少覆盖第一图案化金属层第一衬垫的一 部分,该平面化层包括一第一介电层部分,其近似 该层压导线基材,及一布置于该第一层部分之上之 第二介电层部分; 一第一通道从该平面化层之该第二介电层部分之 一表面延伸至该第一衬垫;及 一图案化之薄膜金属层,形成于该平面化层之上, 该图案化之薄膜金属层之一第二衬垫,经由该第一 通道与该第一衬垫电耦合。 2.如申请专利范围第1项之印刷线路基材,其中该第 一介电层部分与该第二介电层部分包含该相同介 电材料。 3.如申请专利范围第2项之印刷线路基材,其中该介 电材料为一聚合物应用为一液体并已光学显影。 4.如申请专利范围第1项之印刷线路基材,在该图案 化薄膜层中尚包含一第三衬垫,该第三衬垫及该第 二衬垫间安排有一间距;及 一参考平面部分在该图案化薄膜层中,该参考平面 部分延伸于该第三衬垫与该第二衬垫间,其长度约 大于该间距的70%。 5.如申请专利范围第1项之印刷线路基材,其中该第 二图案化金属层为一图案电镀之层,厚度小于5微 米。 6.如申请专利范围第5项之印刷线路基材,其中该薄 膜层为一溅击金属层。 7.如申请专利范围第4项之印刷线路基材,尚包含: 一薄介电层,布置于该图案化之薄膜金属层之上, 该薄介电层具有一第二通道从该薄介电层延伸至 该第二衬垫;及 一第二图案化薄膜金属层,布置于该薄介电层之上 ,该第二图案化薄膜金属层之一第三衬垫,经由该 第二通道与该第二衬垫电耦合。 8.如申请专利范围第7项之卵刷线路基材,其中该第 二图案化薄膜金属层包括复数个信号线,一信号线 覆盖在该参考平面部分之上,并具有一信号线宽度 ,其中该薄介电层厚度的选取是根据该信号线宽度 及一包含该薄介电层之介电材料的介电常数,以达 到该信号线之一选择的特性阻抗,且其中至少约70% 的复数信号线具有一阻抗在该选择之特性阻抗的 10%之内。 9.如申请专利范围第8项之印刷线路基材,其中至少 约90%的复数信号线具有一阻抗在该选择之特性阻 抗的10%之内。 10.如申请专利范围第7项之印刷线路基材,尚包含: 一第二薄介电层,布置于该第二图案薄膜金属层上 ;及 一第三图案化之薄膜金属层。 11.如申请专利范围第10项之印刷线路基材,其中该 第三图案化之薄膜金属层包含一第二组复数个信 号线,一第二信号线复盖在该参考平面部分之上, 并具有一第二信号线宽度,该第二宽度大于一信号 线在该第二图案化之薄膜金属层中的宽度,该第二 宽度系被选取以提供该第二信号线该信号线的一 选择特性阻抗。 12.如申请专利范围第7项之印刷线路基材,其中该 薄介电层为一聚合物材料,其厚度约小于或等于10 微米。 13.如申请专利范围第1项之印刷线路基材,其中该 平面化建立层以一步阶拓朴小于约2微米平面化约 90%。 14.一种印刷线路基材,包含: 一层压印刷线路基材,具有一第一图案化之金属层 于该层压印刷线路基材的表面上,该第一图案化之 金属层包括一具有一第一最小直径之第一衬垫; 一包括一第一介电层部分之平面化介电层,布置于 该层压印刷线路基材的表面上,并至少覆盖第一图 案化金属层第一衬垫的一部分,以及一布置于一第 一层部分之上之第二介电层部分,该平面化介电层 具有一小于约2微米之表面步阶拓朴; 一第一通道从该第二介电层的一上表面延伸至该 第一衬垫; 一第一图案化薄膜金属层,具有一第一厚度小于约 5微米,形成于该平面化介电层之上,该第一图案化 薄膜金属层包括一参考平面部分,该第一图案化薄 膜金属层之一第二衬垫,经由该第一通道与该第一 衬垫电耦合; 一第一介电层,具有一第一选择厚度等于或小于约 10微米,布置于该第一图案化薄膜金属层之上,该第 一介电层具有一第二通道从该第一介电层一表面 延伸至该第二衬垫;及 一第二图案化薄膜金属层,形成于该第一介电层之 上,该第二图案化金属层具有复数个信号线,至少 该等复数个信号线的70%具有一特性阻抗在一选择 之设计阻抗的10%之内 15.一种印刷线路基材,包含: 一层压印刷线路基材,具有一第一图案化之金属层 于该层压印刷线路基材的表面上; 一平面化层,布置于该层压印刷线路基材的表面上 ,并至少覆盖第一图案化金属层的一部分,该平面 化层具有一小于约2微米之表面步阶拓朴; 一第一图案化薄膜金属层; 一第二图案化薄膜金属层; 一介电层,布置于该第一图案化薄膜金属层与该第 二图案化薄膜金属层间,其中该第一图案化薄膜金 属层与该第二图案化薄膜金属层中之一具有一接 地平面,而该第一图案化薄膜金属层与该第二图案 化薄膜金属层中另一层包括复数个信号线,至少约 55%的该等信号线具有一特性阻抗在一设计阻抗10% 之内,该设计阻抗约在28-50欧姆之间。 16.一种形成在一具有一印刷线路基材之薄膜堆叠 特性阻抗之传输线之方法,该方法包含: 提供一层压印刷线路基材,其具有一平面化层; 形成一第一图案化薄膜金属层于该平面化层之上, 该第一图案化薄膜金属层具有一第一衬垫及一第 二衬垫,两衬垫以一间距定位,及一参考平面延伸 于该第一衬垫及该第二衬垫之间,延伸长度约为该 间距之70%; 形成一介电层于该参考平面部分之上,该介电层具 有一选择之厚度;以及 形成一第二图案化薄膜金属层于该介电层之上,该 第二图案化薄膜金属层包括复数个信号线覆盖于 该参考平面部分,一具有一选择宽度之信号线,其 中该介电层选择之厚度及该信号线选择之厚度选 取的原则,是根据一想要的信号线阻抗。 17.如申请专利范围第16项之方法,其中该平面化层 系为一介电平面化层且系藉由在该层压印刷线路 基材之该表面上沈积一第一介电层部分并覆盖布 置在该层压印刷线路基材之该表面上的一第一金 属衬垫的至少一部分,该第一介电层部分系在沈积 一第二介电层布置在该第一介电层部分上之前不 完整聚合且未开发。 18.如申请专利范围第17项之方法,进一步包括: 暴露及发展该第一和第二介电层以形成复数个通 道;以及 在该暴露及发展步骤之后,该第一和第二介电层。 19.一种于一印刷线路基材之薄膜堆叠中路由信号 线的方法,该方法包含: 提供一印刷线路基材,配置以接受一具有高密度封 装衬垫阵列之积体电路,该印刷线路基材具有一平 面化层,布置于一层压印刷线路基材之上,及一第 一薄膜金属层,布置于该平面化层之上,该第一薄 膜金属层具有一参考平面部分、延伸于在该第一 薄膜金属层中之一第一衬垫绝缘环与一第二衬垫 绝缘环间,及一介电层,布置于该第一薄膜金属层 之参考平面部分之上;及 形成一第二薄膜金属层,布置于该介电层之上,该 第二薄膜金属层包括复数个高密度信号线,至少70% 的该等复数个高密度信号线实际上由该第一薄膜 金属层之参考平面部分路由,并以介电层与该参考 平面部分分开,以达成一特性阻抗约在一设计阻抗 的10%之内,该设计阻抗约在28-50欧姆之间。 20.如申请专利范围第19项之方法,其中该高密度封 装衬垫阵列包含多于1,000个衬垫。 21.如申请专利范围第19项之方法,其中该印刷线路 基材具有一第一表面,其具有一第一衬垫间距约在 0.8-1.27毫米之间,以及一第二表面配置以该高密度 封装衬垫阵列来接受该积体电路,该高密度封装衬 垫阵列具有一第二间距约在50-250微米之间。 22.如申请专利范围第19项之方法,其中该介电材料 包含一具有一相对介电常数小于5及厚度约小于或 等于10微米之聚合物,及一信号线其宽度约在10-20 微米间。 23.如申请专利范围第19项之方法,其中该平面化层 系为一介电平面化层且系藉由在该层压印刷线路 基材之该表面上沈积一第一介电层部分并覆盖布 置在该层压印刷线路基材之该表面上的一第一金 属衬垫的至少一部分,该第一介电层部分系在沈积 一第二介电层布置在该第一介电层部分上之前不 完整聚合且未开发。 24.如申请专利范围第23项之方法,进一步包括: 暴露及发展该第一和第二介电层以形成复数个通 道;以及 在该暴露及发展步骤之后,该第一和第二介电层。 图式简单说明: 图1A为一层压板使用来形成一多层层压导线基材 之简化横剖面; 图1B为一多层层压导线基材之简化横剖面; 图1C为一多层层压导线基材,其有一介电建立层于 该基材之一表面上的简化横剖面; 图1D为一多层层压导线基材,其有一根据本发明一 具体实施例之平面化层的简化横剖面; 图2为一简化之流程图,示根据本发明之另一具体 实施例,于一层压印刷线路基材上制作一平面化层 、然后为图案化薄膜金属层; 图3A为一层压导线板上一表面金属层中之衬垫、 绝缘环(ring)、及剩余区域之简化俯视图; 图3B为一形成于一平面化层上之薄膜金属层中之 衬垫、绝缘环(ring)、及剩余区域之简化俯视图; 图4为一简化之横剖面图,示一具有形成于一层压 专线基材上之多层薄膜堆叠及一平面化层的导线 基材;及 图5为一简化图示线阻抗之改良,由本发明相对于 传统之印刷线路基材之不同具体实施例所得。 |
