| 主权项 |
1.一种可携式资料储存装置,包括: (i)一资料介面,用于将资料封包传入或传出装置, (ii)一介面控制器, (iii)一主控制单元,及 (iv)至少一NAND快闪记忆体单元, 介面控制器系配置成可将接收之资料透过介面而 传送到主控制单元,及 主控制单元系配置成可辨识某些资料封包编码有 READ指令及其他资料封包编码有WRITE指令: (a)当接收到指示一逻辑位址的一READ指令时,存取 一记忆体位址对映表,记忆体位址对映表系将一逻 辑记忆体空间中的逻辑位址区域关联于记忆体单 元中的个别第一实体位址区域,根据位址对映表, 从对应于逻辑位址之记忆体单元中之实体位址读 取资料,并将一或多个包括所读取之资料的资料封 包传送到资料介面,及 (b)当接收到指示一逻辑位址及欲写入至该逻辑位 址之资料的一WRITE指令时,根据记忆体位址对映表, 确认对映于逻辑位址之实体位址是否处于擦除状 态,及: 若是,将资料写到该实体位址,或 若否, (i)根据一列有一或多个贮列实体位址区域之区块 贮列,修改位址对映表, (ii)将一第二实体位址区域关联于含有逻辑位址之 逻辑位址区域,该逻辑位址区域系该区块贮列之首 的贮列实体位址区域, (iii)根据修改之记忆体位址对映表,将资料写至一 对应于逻辑位址之实体位址,及 (iv)将第一实体位址区域之其他位置中所储存的资 料复制到第二实体位址区域之对应位置。 2.如申请专利范围第1项之装置,其中,定义记忆体 位址对映表之资料系储存在快闪记忆体单元中作 为对映资料,记忆体控制装置系配置成可在修改记 忆体位址对映表时修改对映资料。 3.如申请专利范围第2项之装置,其中,在初始化时, 记忆体控制位址单元系配置成可从快闪记忆体单 元提取对映资料,并在RAM记忆体中产生记忆体位址 对映表。 4.如申请专利范围第2或3项之装置,其中,定义每一 个别实体位址区域与一逻辑位址区域之间之对映 关系的对映资料部分系储存在实体位址区域中。 5.如申请专利范围第4项之装置,其中,关于一特定 实体位址区域之对映资料系储存在实体位址区域 之一或多页之控制资料储存区中。 6.如申请专利范围第1项之装置,其中,在该位址对 映表修改之后,修改区块贮列而将该第一实体位址 区域安置于区块贮列之后方。 7.如申请专利范围第1项之装置,其中,贮列实体记 忆体区域系处于擦除状态。 8.如申请专利范围第1项之装置,其中,实体记忆体 空间进一步包括保留实体记忆体区域,其无法在主 控制单元修改记忆体位址对映表之操作下成为关 联于逻辑位址。 9.如申请专利范围第1项之装置,其中,实体位址区 域系为记忆体单元之个别区块。 10.如申请专利范围第1项之装置,其中,实体位址区 域系为记忆体单元中的区块群组,群组系依据一分 组表而定义。 11.如申请专利范围第10项之装置,其中,大部分之区 块群组系根据一规则而定义,而分组表定义规则之 例外群组。 12.如申请专利范围第11项之装置,其中,记忆体位址 对映表含有一旗标,关于任何关联于规则之例外群 组的其中一者之逻辑位址区域。 13.如申请专利范围第1项之装置,其中,主控制单元 将一逻辑位址区域之连续之逻辑位址,关联于在不 同区块之页中的个别页。 14.如申请专利范围第13项之装置,其中,主控制单元 将连续逻辑位址关联成组,每一组逻辑位址具有之 元件个数等于每一群组中区块的个数,并且,针对 每一特定组,主控制单元将该组逻辑位址关联于个 别区块之对应页。 15.如申请专利范围第1项之装置,其中,主控制单元 系配置成只有在确认在一预定期间中未收到一符 合一预定相似标准之第二WRITE指令时,才会响应于 接收一第一WRITE指令而实施写入指令。 16.如申请专利范围第15项之装置,其中,在关于一特 定逻辑位址区域之记忆体位址修改表之修改后,及 在资料从第一实体位址区域复制到新第二位址区 域之前,该标准系为第二WRITE指令是否关于一对应 于在欲复制之资料之特定逻辑位址区域的位置之 逻辑位址,且在此情况下,一WRITE指令被接收以放弃 该复制操作,并代替以将第二WRITE指令所指定之资 料写入第二实体位址区域之位置。 17.如申请专利范围第15项之装置,其中,主控制单元 可存取一资料快取记忆体,并响应于第一WRITE指令 而将资料写入资料快取记忆体,该标准系为第二 WRITE指令系关于相同于第一指令之逻辑位址,在确 认为肯定的情况,第二WRITE指令中指定的资料被写 入资料快取记忆体。 18.如申请专利范围第15项之装置,其中,主控制单元 可存取一资料快取记忆体,并且,若WRITE指令系关于 一或多个选定之逻辑位址,可响应于第一WRITE指令 而将资料写入资料快取记忆体,该标准系为第二 WRITE指令系关于相同于第一指令之逻辑位址,在确 认为背定的情况,第二WRITE指令中指定的资料被写 入资料快取记忆体。 19.如申请专利范围第18项之装置,其中,具有复数个 该选定逻辑位址。 20.如申请专利范围第18或19项之装置,其进一步包 括一模式辨识单元,用于辨识出现频率相对较高之 WRITE指令中所编码之逻辑位址,并用于设定该辨识 之逻辑位址作为该选定逻辑位址。 图式简单说明: 图1显示习知可携式资料储存装置的第一构造图; 图2显示图1之习知装置的NAND快闪记忆体装置之实 体记忆体空间; 图3显示本发明第一具体例之记忆体位址对映表; 图4系为本发明第一具体例所执行之步骤流程图; 图5显示在一特定资料写入操作之后的图3之记忆 体位址对映表; 图6包含图6(a)至6(e),其显示本发明之第二具体例; 图7包含图7(a)至7(e),其显示本发明之第三具体例在 个别时间之实体记忆体状态; 图8系为图7之具体例的操作流程图;及 图9包含图9(a)至9(c),其例示本发明之第四具体例。 |
