发明名称 具有用于互连位线的连接引线的半导体集成电路
摘要 多个存储单元阵列,包括位线和各自由可变电容器构成的存储单元,并且工作在彼此不同的同步计时。每一个存储单元阵列的位线通过连接引线连接到其它存储单元阵列。因而位线的实际电容是存储单元阵列自身位线的电容,加上其它存储单元阵列位线的电容,加上连接引线的电容。因此,在从存储单元读出数据时,可以放大由电容分割引起的位线电压变化。结果可以防止读裕量恶化,并且可以防止半导体存储器的制造产量下降。此外,由于放大了位线电压变化,可以缩短数据读取时间。
申请公布号 CN1306614C 申请公布日期 2007.03.21
申请号 CN02150529.2 申请日期 2002.11.12
申请人 富士通株式会社 发明人 野呂幸一
分类号 H01L27/10(2006.01);G11C11/34(2006.01) 主分类号 H01L27/10(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1.一种半导体存储器,包括:工作在彼此不同的定时下的多个存储单元阵列,每个存储单元阵列具有各自由可变电容器组成的存储单元、用于向所述存储单元输入数据及自所述存储单元输出数据的位线、和连接所述存储单元至所述位线的字线;以及连接引线,用于在所述存储单元阵列之间直接互连所述位线、而没有经由隔离元件连接。
地址 日本神奈川