采用双乘法累加(MAC)处理机和双乘法累加(MAC)协同处理机的数字信号处理机

摘要

本发明是数字信号处理机结构，其设计可加速频繁使用的信号处理的计算，如FIR滤波器、相关性、FFT和DFT等。此结构使用耦合的双MAC结构(MAC1)(MAC2)，并在此结构中以一种独特的方法附加使用双MAC协同处理机(MAC3)(MAC4)，以便取得处理能力的大大提高。

主权项

1.一种电子电路，其特征在于，它包括：a.具有第1至第3输入和第1至第6输出的寄存器堆；b.接收寄存器堆的第1输出的第1移位器；c.接收寄存器堆的第2和第3输出并具有1个输出的第1乘法器；d.接收寄存器堆的第4和第5输出并具有1个输出的第2乘法器；e.接收第1乘法器的输出并具有1个输出的第2移位器；f.接收第2乘法器的输出并具有1个输出的第3移位器；g.接收第1移位器的输出并具有1个输出的循环多路复用器；h.在第1输入端接收第2移位器的输出并具有1个输出的第1加法器；i.接收零位或第3移位器的输出并将输出加至第1加法器的第2输入的第1外部控制多路复用器；j.接收循环多路复用器和第1加法器的输出，并具有1个输出反馈至寄存器堆第1输入的第2加法器；k.接收第3移位器的输出和寄存器堆的第6输出，并具有1个输出反馈至寄存器堆第2输出的第3加法器；l.接收寄存器堆第3输出的第1输入存贮元件；m.接收第1输入存贮元件的输出和寄存器堆的第3输出的第2外部控制多路复用器；n.接收寄存器堆的第2和第5输出的第3外部控制多路复用器；o.接收第2和第3外部控制多路复用器的输出的第3乘法器；p.接收第3乘法器的输出的第4移位器；q.在第1输入端接收第4移位器的输出的第4加法器；r.接收第4加法器的输出的第1输出存贮元件，第1输出存贮元件的输出加至第4加法器的第2输入；s.接收第1输入存贮元件的输出和寄存器堆的第4输出的第4外部控制多路复用器；t.接收第4外部控制多路复用器的输出的第2输入存贮元件；u.接收第2输入存贮元件的输出和寄存器堆的第4输出的第5外部控制多路复用器；v.接收第5外部控制多路复用器的输出和寄存器堆的第2输出的第4乘法器；w.接收第4乘法器的输出的第5移位器；x.在第1输入端接收第5移位器的输出的第5加法器；y.接收第5加法器的输出的第2输出存贮元件，第1输出存贮元件的输出加至第6外部控制多路复用器的第1输入，第6外部控制多路复用器在第2输入端接收第4移位器的输出，第6外部控制多路复用器的输出加至第5加法器的第2输入。