发明名称 |
采用压缩的缓存线的信息价值的多处理器计算系统以及能够在所述系统中使用的处理器 |
摘要 |
描述了用于能够用压缩的缓存线的信息价值工作的多处理器计算系统的缓存一致性准则。还描述了能够用压缩的缓存线的信息价值工作的多处理器计算系统。所述多处理器计算系统包括多个中心,所述中心用于与各个计算系统组件通信以及压缩/解压缩缓存线的信息价值。描述了能够根据缓存一致性准则标注缓存线的信息价值的处理器。还描述了包括如以上所描述的中心的处理器。 |
申请公布号 |
CN1934541A |
申请公布日期 |
2007.03.21 |
申请号 |
CN200580008358.8 |
申请日期 |
2005.01.10 |
申请人 |
英特尔公司 |
发明人 |
克里斯·纽本;拉姆·哈格哈尔利;赫伯特·汉姆;阿里-热扎·阿德尔-塔巴塔拜;安沃·胡洛姆 |
分类号 |
G06F12/08(2006.01) |
主分类号 |
G06F12/08(2006.01) |
代理机构 |
北京嘉和天工知识产权代理事务所 |
代理人 |
严慎 |
主权项 |
1.一种处理器,所述处理器包括缓存一致性准则逻辑电路,所述缓存一致性准则逻辑电路根据从由以下准则组成的组中选择的至少一个缓存一致性准则来标注缓存线的信息价值,所述以下准则包括:a)在所述缓存线的信息价值是曾以新信息写入的压缩的缓存线的信息价值,所述新信息允许所述压缩的缓存线的信息价值维持为压缩的情况下,保持所述压缩的缓存线的信息价值处于在被写入之前它曾处于的相同状态;b)在所述缓存线的信息价值是曾从压缩的缓存线的信息价值派生的未压缩的缓存线的信息价值,所述压缩的缓存线的信息价值在以新信息写入后不能维持为压缩的情况下,将所述未压缩的缓存线的信息价值标注为处于修改的状态;以及c)在所述缓存线的信息价值是通过将未压缩的缓存线的信息价值和所述未压缩的缓存线的信息价值的伴体压缩而生成的压缩的缓存线的信息价值的情况下,将所述压缩的缓存线的信息价值标注为处于修改的状态。 |
地址 |
美国加利福尼亚州 |