| 发明名称 | 不具核心介电层的芯片封装体及其堆叠型芯片封装结构 | ||
| 摘要 | 本发明是有关于一种不具核心介电层的芯片封装体及其堆叠型芯片封装结构。该不具核心介电层的芯片封装体包括图案化线路层、芯片、焊罩层、封装胶体以及多个外部连接端子。图案化线路层具有相对的一第一表面与一第二表面。芯片配置于第一表面上，其中芯片是电性连接于图案化线路层。焊罩层配置于该第二表面上，其中焊罩层具有多个第一开口，以暴露出图案化线路层的部分区域。封装胶体包覆图案化线路层，并将芯片固定于图案化线路层上，其中封装胶体具有多个贯孔。这些外部连接端子分别配置于这些贯孔内，其中这些导电柱是电性连接于图案化线路层。 | ||
| 申请公布号 | CN1933132A | 申请公布日期 | 2007.03.21 |
| 申请号 | CN200510103414.8 | 申请日期 | 2005.09.15 |
| 申请人 | 南茂科技股份有限公司;百慕达南茂科技股份有限公司 | 发明人 | 潘玉堂;吴政庭;周世文;刘惠平 |
| 分类号 | H01L23/48(2006.01);H01L23/31(2006.01);H01L25/00(2006.01) | 主分类号 | H01L23/48(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1、一种芯片封装体，其特征在于其包括：一图案化线路层，具有相对的一第一表面与一第二表面；一芯片，配置于该第一表面上，其中该芯片是电性连接于该图案化线路层；一焊罩层，配置于该第二表面上，其中该焊罩层具有多个第一开口，以暴露出该图案化线路层的部分区域；以及一封装胶体，包覆该图案化线路层，并将该芯片固定于该图案化线路层上。 | ||
| 地址 | 中国台湾 | ||