发明名称 在藉滙流排连接的微处理器系统中减低记忆体潜时的系统与方法
摘要 本发明揭示一种用于在藉汇流排连接的系统中送讯对于一资料请求之一延迟回应的系统和方法。在一实施例中,当该汇流排上的回应代理器不能在一短时间的期间提供该请求资料时,其发布一延迟回应讯号。当该回应代理器获知该请求资料将很快地到达其缓冲器时,其可以首先传送一识别讯号至该请求代理器,以指示该请求代理器应该准备很快地接收该资料。在一或多个汇流排时脉周期后,该回应代理器可以接着随后传送该对应资料讯息至该请求代理器。
申请公布号 TW200710666 申请公布日期 2007.03.16
申请号 TW095109464 申请日期 2006.03.20
申请人 英特尔股份有限公司 发明人 布莱恩 斯普;哈瑞斯 乔伊斯;巴拉札 洛玛摩尔斯;杰佛瑞 吉尔勃特
分类号 G06F13/36(2006.01) 主分类号 G06F13/36(2006.01)
代理机构 代理人 林志刚
主权项
地址 美国