具有基板电压的更大抗扰性之绝缘体上矽装置

摘要

本发明系关于一种绝缘半导体装置，其具有一绝缘体层、一位于该绝缘体层上之活性层40、一在该活性层上之集极10、射极30及基极20之水平配置、及一高基极剂量(base-dose)区域70，该区域70在该射极下方向该绝缘体延伸以抑制在该射极下方流动之垂直电流。该区域70减小电流增益及其他特性对基板(操作晶圆)电压的依赖性。该区域可由与基极相同之掺杂类型形成，但该区域具有一较强之掺杂。其可在与将一n型层用作一P型DMOS电晶体之本体相同的步骤中藉由遮罩对准而形成。