通用逻辑模组及具有其之电路

摘要

积体电路29，系具备通用逻辑模组25，和偶合部26，和计算部28。通用逻辑模组25，系具有两个输入输出控制部23和记忆部24，被输入有设定及控制资讯。输入输出控制部23，系进行输入到输入输出端子21之资讯及输入到输入输出端子22之资讯输入输出控制资讯的组合逻辑运算。记忆部24，系记忆组合逻辑运算之结果，输出该结果之肯定或否定。记忆部24，系具有第1反转放大器以及与其交叉偶合的第2反转放大器，和非挥发性记忆元件。