发明名称 多米诺输出锁存器
摘要 一种多米诺锁存器,包括:多米诺级、写入级、反相器、第一电平维持通道、第二电平维持通道和输出级。所述多米诺级被连接到近似对称时钟信号,并且根据至少一个数据信号和近似对称时钟信号的状态来估算逻辑函数,当近似对称时钟信号为第二电平时,所述多米诺级对一预充电节点预充电至第一电平;当近似对称时钟信号为第一电平而逻辑函数成立时,则将该预充电节点放电到第二电平状态;当近似对称时钟信号为第一电平而逻辑函数不成立时,则维持该被充电节点在第一电平;其中当近似对称时钟信号为第一电平时,其至少一个数据信号的锁存状态被提供给多米诺级。
申请公布号 CN1929307A 申请公布日期 2007.03.14
申请号 CN200610154385.2 申请日期 2006.09.25
申请人 威盛电子股份有限公司 发明人 詹姆斯·R·伦德伯格;雷蒙德·A·伯特伦
分类号 H03K19/094(2006.01);H03K19/096(2006.01);H03K19/017(2006.01);H03K19/00(2006.01) 主分类号 H03K19/094(2006.01)
代理机构 北京市柳沈律师事务所 代理人 黄小临;王志森
主权项 1.一种多米诺锁存器,包括:多米诺级,其连接至一近乎近似对称的时钟信号,并且依据至少一数据信号的状态和该近似对称的时钟信号以估算一逻辑函数,其中该多米诺级于该近似对称的时钟信号是第二电平时将一预充电节点预充至第一电平,而于该近似对称的时钟信号是第一电平且该逻辑函数成立时,将该预充电节点放电至第二电平状态,且于该近似对称的时钟信号是第一电平且该逻辑函数不成立时,维持该预充电节点在第一电平,其中当该近似对称的时钟信号是第一电平时,该至少一数据信号的锁存状态被提供给该多米诺级;写入级,其连接至所述多米诺级并响应所述近似对称的时钟信号,假如所述预充电节点转变为第二电平,则将第一初级输出节点拉至第一电平,假如该预充电节点维持于第一电平,则将该第一初级输出节点拉至第二电平;反相器,其输入端连接至所述第一初级输出节点,输出端连接至第二初级输出节点;第一电平维持通道,当被致能时,其维持所述第一初级输出节点于第一电平,其中当所述近似对称的时钟信号和所述第二初级输出节点皆为第二电平时,该第一电平维持通道被致能,否则其被禁能;第二电平维持通道,当被致能时,其维持所述第一初级输出节点于第二电平,其中当所述第二初级输出节点和所述预充电节点皆为第一电平时,该第二电平维持通道被致能,否则其被禁能;以及输出级,其基于所述预充电节点和所述第二初级输出节点的状态提供输出信号。
地址 中国台湾台北县