发明名称 |
半导体装置的制造方法 |
摘要 |
本发明提供一种制造工序少而效率高的半导体装置的制造方法。在具有使用双重镶嵌法的多层配线构造的半导体装置的制造方法中,实质上以第一硬质掩模膜作为掩模,除去第二层间绝缘膜,形成开口部分。进而,除去蚀刻抑制膜,然后除去第一层间绝缘膜,在第一层间绝缘膜上形成通道孔。 |
申请公布号 |
CN1305125C |
申请公布日期 |
2007.03.14 |
申请号 |
CN02810337.8 |
申请日期 |
2002.07.23 |
申请人 |
东京毅力科创株式会社 |
发明人 |
前川薰 |
分类号 |
H01L21/768(2006.01);H01L21/3065(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
龙淳 |
主权项 |
1.一种半导体装置的制造方法,包含:在基板上的阻挡膜上形成第一层间绝缘膜的工序、在所述第一层间绝缘膜上形成第二层间绝缘膜的工序、在所述第二层间绝缘膜上形成第一硬质掩模膜的工序、在所述第一硬质掩模膜上形成与所述第一硬质掩模膜不同的第二硬质掩模膜的工序,其特征在于,具备:将在所述第二硬质掩模膜上形成的所希望的抗蚀图作为掩模,在所述第二硬质掩模膜上形成第一开口部分,使所述第一硬质掩模膜露出的工序;以在所述第二硬质掩模膜以及第一硬质掩模膜上形成的所希望的抗蚀图作为掩模,在所述露出的第一硬质掩模膜上形成第二开口部分的工序;以所述第一硬质掩模膜作为掩模,除去所述第二层间绝缘膜,以在所述第二层间绝缘膜上形成与所述第二开口部分相对应的开口部分的第一除去工序;以所述第一硬质掩模膜作为掩模,除去所述第一层间绝缘膜,以在所述第一层间绝缘膜上形成与所述第二开口部分相对应的通道孔,露出所述阻挡膜的第二除去工序;以所述第二硬质掩模膜作为掩模,同时除去所述第一硬质掩模膜以及在所述通道孔的底部露出的阻挡膜的第三除去工序;以所述第二硬质掩模膜作为掩模,除去所述第二层间绝缘膜,以在所述第二层间绝缘膜上形成与所述第一开口部分相对应的配线槽的第四除去工序。 |
地址 |
日本东京都 |