闪存中的字线译码结构

摘要

本说明了一种含有字线译码与选择结构的闪存(100)。该闪存包括存储单元的第1区段(202、204)与第2区段(206、208)，第1局部驱动电路(201、212)与第2局部驱动电路(214、216)，第1译码电路(218)、第2译码电路(222、224)与第3译码电路(226、228)和驱动电路(220)。译码电路(218)的第1边驱动第1选定多个的局部驱动电路(210、212)，而译码电路(218)的第2边则驱动第2选定多个的局部驱动电路(214、216)。第2译码电路(222、224)耦合到第1局部驱动电路(210、212)。第3译码电路(226、228)耦合到第2局部驱动电路(214、216)，并提供第2升压电压到第2选定字线。驱动电路(220)提供升压电压到第1、第2及第3译码电路(218、222、224、226、228)与第1及第2局部驱动电路(210、212、214、216)。

主权项

1.一种快闪存储器(100)，该快闪存储器包含：第一存储单元的第一区段(202、204)，其包括耦合到该第一存储单元的第一多个字线，该第一多个字线中任何一条可以是第一选定字线；第二存储单元的第二区段(206、208)，其包含耦合到该第二存储单元的第二多个字线，该第二多个字线中任何一条可以是第二选定字线；第一局部驱动电路(210、212)，独立地耦合到所述第一区段(202、204)的第一多个字线中的每一条字线；第二局部驱动电路(214、216)，独立地耦合到所述第二区段(206、208)的第二多个字线中的每一条字线；第一译码电路(218)，包含：·译码电路的第一边，用以驱动该第一局部驱动电路(210、212)中的第一选定多个的局部驱动电路；以及·译码电路的第二边，用以驱动该第二局部驱动电路(214、216)中的第二选定多个的局部驱动电路；以及第二译码电路(222、224)，耦合到该第一局部驱动电路(210、212)，以提供第一升压电压到第一选定字线，该第一选定字线耦合到该第一选定多个的局部驱动电路中的第一局部驱动电路；第三译码电路(226、228)，耦合到该第二局部驱动电路(214、216)，以提供第二升压电压到第二选定字线，该第二选定字线耦合到该第二选定多个的局部驱动电路中的第二局部驱动电路；以及驱动电路(220)，用以提供一系列升压电压到该第一译码电路(218)、该第二译码电路(222、224)、该第三译码电路(226、228)、该第一局部驱动电路(210、212)，以及该第二局部驱动电路(214、216)。