| 主权项 |
1.一种制作镍矽化物之方法,包含有: 提供一半导体基底,且该半导体基底包含有复数个 掺杂区域; 于该半导体基底上形成一镍层; 进行一第一快速热制程,使该镍层与位于其下方之 该等掺杂区域反应; 去除未反应之该镍层;以及 进行一第二快速热制程,其中该第二快速热制程包 含有一峰値退火制程,且其制程温度介于400至600℃ 。 2.如请求项1所述之方法,其中该第一快速热制程包 含有一持温退火制程或一峰値退火制程。 3.如请求项1所述之方法,其中该第一快速热制程之 制程温度介于250至350℃。 4.如请求项1所述之方法,其中该第二快速热制程之 制程时间介于5至20秒。 5.如请求项1所述之方法,其中该第二快速热制程系 用以于各该掺杂区域之表面形成一矽化镍区域,以 及于各该矽化镍区域与各该掺杂区域之界面形成 一二矽化镍口袋区域(pocket)。 6.如请求项1所述之方法,其中该第二快速热制程系 用以于各该掺杂区域之表面形成一镍矽化物区域, 且各该镍矽化物区域包含有矽化镍与二矽化镍。 7.如请求项1所述之方法,另包含有于形成该镍层后 ,再于该镍层上形成一阻障层。 8.如请求项7所述之方法,另包含有于去除未反应之 该镍层时,一并去除该阻障层。 9.如请求项1所述之方法,其中该镍层包含有一镍金 属层或一镍合金层。 10.如请求项1所述之方法,其中该镍层系利用物理 气相沉积方式形成于该半导体基底上。 11.一种具有镍矽化物之半导体元件,包含有: 一半导体基底; 复数个掺杂区域,设于该半导体基底中;以及 复数个镍矽化物,分别设于该等掺杂区域内,各该 镍矽化物包含有一由矽化镍组成之矽化镍区域位 于各该掺杂区域之表面,以及一由二矽化镍组成之 二矽化镍口袋区域位于各该矽化镍区域与各该掺 杂区域之界面。 12.如请求项11所述之具有镍矽化物之半导体元件, 其中二矽化镍之重量百分比系介于1%至10%。 13.如请求项11所述之具有镍矽化物之半导体元件, 其中该等掺杂区域包含有源极/汲极区域。 14.如请求项11所述之具有镍矽化物之半导体元件, 另包含有复数个闸极结构,设于该半导体基底上。 15.一种具有镍矽化物之半导体元件,包含有: 一半导体基底; 复数个掺杂区域,设于该半导体基底中;以及 复数个镍矽化物,分别设于该等掺杂区域内,各该 镍矽化物系由矽化镍与二矽化镍组成,且二矽化镍 之重量百分比系介于1%至10%。 16.如请求项15所述之具有镍矽化物之半导体元件, 其中于各该镍矽化物中矽化镍与二矽化镍系为均 匀分布。 17.如请求项15所述之具有镍矽化物之半导体元件, 其中该等掺杂区域包含有源极/汲极区域。 18.如请求项15所述之具有镍矽化物之半导体元件, 另包含有复数个闸极结构,设于该半导体基底上。 图式简单说明: 第1图至第4图为习知制作金属矽化物之方法示意 图。 第5图与第6图分别为利用习知技术制作之具有镍 矽化物之半导体元件的示意图。 第7图为本发明一较佳实施例制作镍矽化物之方法 流程图。 第8图至第11图为本发明一较佳实施例制作镍矽化 物之方法示意图。 第12图至第15图为本发明另一较佳实施例制作镍矽 化物之方法示意图。 |
