| 主权项 |
1.一种探针卡之探针装置,包含有: 一本体,该本体设有多数第一导体; 一主电路层,该主电路层设有多数第二导体,该主 电路层系直接成形于该本体,使各该第二导体电性 连通于各该第一导体;以及 一转换件,该转换件具有多数第三导体,该转换件 系接合于该主电路层,使各该第三导体电性连通于 各该第二导体。 2.依据申请专利范围第1项所述之探针装置,其中该 本体具有一顶面以及一底面,该顶面系用以设置多 数电性连通各该第一导体之探针,该主电路层系设 于该底面。 3.依据申请专利范围第2项所述之探针装置,其中该 本体之顶面另设有一副电路层,该副电路层系电性 连通于该主电路层。 4.依据申请专利范围第1项所述之探针装置,其中该 本体另形成一绝缘层,用以电性隔绝该本体及各该 第一导线。 5.依据申请专利范围第1项所述之探针装置,其中该 本体具有一支撑部,该本体系以该支撑部接合于该 转换件,用以辅助该主电路层之支撑性。 6.依据申请专利范围第1项所述之探针装置,其中该 主电路层内另包含有至少一支撑件,各该支撑件用 以增加该主电路层之结构强度。 7.依据申请专利范围第1项所述之探针装置,其中该 主电路层内包含有至少一电子元件。 8.依据申请专利范围第1项所述之探针装置,其中该 本体之材质系为半导体晶圆。 9.依据申请专利范围第1项所述之探针装置,其中该 本体之材质系为矽晶圆、SOI、玻璃基版、钻石薄 膜晶圆、金属薄板晶圆,以及三五族晶圆所组成的 物质群中选择的一种材质。 10.依据申请专利范围第1项所述之探针装置,其中 各该第一导体系利用半导体微机电制程技术制作 成形。 11.依据申请专利范围第1项所述之探针装置,其中 该主电路层包括有多数呈堆叠状之介电部,各该第 二导体系以预定之延伸方向与分布位置穿设于各 该介电部。 12.依据申请专利范围第11项所述之探针装置,其中 各该介电部及各该第二导体系以半导体微机电制 程技术制成。 13.依据申请专利范围第1项所述之探针装置,该等 第二导体间的距离于该主电路层之一侧较为紧密, 而于另一侧的距离较为宽松。 14.依据申请专利范围第1项所述之探针装置,其中 该主电路层与该转换件可以用焊接、导电胶或异 方性导电胶等接合,使各该第二导体与各该第三导 体电性连接。 15.一种探针基座,包含有: 一本体,该本体设有多数第一导体;以及 一主电路层,该主电路层设有多数第二导体,该主 电路层系直接成形于该本体,使各该第二导体电性 连通于各该第一导体。 16.依据申请专利范围第15项所述之探针基座,其中 该本体具有一顶面以及一底面,该顶面系用以设置 多数电性连通各该第一导体之探针,该主电路层系 设于该底面。 17.依据申请专利范围第15项所述之探针基座,其中 该本体之顶面另设有一副电路层,该副电路层系电 性连通于该主电路层。 18.依据申请专利范围第15项所述之探针基座,其中 该本体具有一顶面以及一底面,该顶面系用以设置 多数电性连通各该第一导体之探针,该底面具有一 支撑部,该本体藉由该支撑部增加该主电路层受压 时之支撑强度。 19.依据申请专利范围第15项所述之探针基座,其中 该主电路层内另包含有至少一支撑件,各该支撑件 用以增加该主电路层之结构强度。 20.依据申请专利范围第15项所述之探针基座,其中 该主电路层内另包含有至少一电子元件。 21.依据申请专利范围第15项所述之探针基座,其中 该本体之材质系为半导体晶圆。 22.依据申请专利范围第15项所述之探针基座,其中 该本体之材质系为包含矽晶圆、SOI玻璃基版、钻 石薄膜晶圆、金属薄板晶圆,以及三五族晶圆所组 成的物质群中选择的一种材质。 23.依据申请专利范围第15项所述之探针基座,其中 各该第一导体系利用半导体微机电制程技术制作 成形。 24.依据申请专利范围第15项所述之探针基座,其中 该主电路层包括有多数呈堆叠状之介电部,各该第 二导体系以预定之延伸方向与分布位置穿设于各 该介电部。 25.依据申请专利范围第24项所述之探针基座,其中 各该介电部及各该第二导体系以半导体微机电制 程技术制作成形。 26.依据申请专利范围第15项所述之探针基座,其中 该等第二导体间的距离于该主电路层之一侧较为 紧密,而另一侧的距离较为宽松。 27.依据申请专利范围第15项所述之探针基座,其中 该本体另形成一绝缘层,用以电性隔绝该本体及各 该第一导线。 图式简单说明: 第一图系本发明第一较佳实施例之剖视图; 第二图系本发明第一较佳实施例之制法示意图,主 要显示本体之状态; 第三图系本发明第一较佳实施例之制法示意图,主 要显示第一导体成形于本体之状态; 第四图系本发明第一较佳实施例之制法示意图,主 要显示介电部设于本体之状态; 第五图系本发明第一较佳实施例之制法示意图,主 要显示导电单元成形于介电部之状态; 第六图系本发明第一较佳实施例之制法示意图,主 要显示主电路层成形于本体之状态; 第七图系本发明第一较佳实施例之制法示意图,主 要显示光阻涂布于本体另一表面之状态; 第八图系本发明第一较佳实施例之制法示意图,主 要显示探针之针体成形于光阻; 第九图系本发明第一较佳实施例之制法示意图,主 要显示完整探针成形于本体之状态; 第十图系本发明第一较佳实施例之制法示意图,主 要显示光阻移除于本体之状态; 第十一图系本发明第二较佳实施例之剖视图; 第十二图系本发明第三较佳实施例之剖视图; 第十三图系系本发明第四较佳实施例之剖视图; 第十四图系本发明第四较佳实施例之另一实施态 样;以及 第十五图系为习用探针卡之剖视图。 |
