| 主权项 |
1.一种用以制造用于一半导体晶片之电极之方法, 该半导体晶片具有复数个预先形成之固定至一矽 基板之半导体积体电路元件,该方法包含下列步骤 : 于该复数个半导体积体电路元件之一半导体积体 电路元件之一互连图案上形成一绝缘薄膜; 在该绝缘薄膜上形成在该复数个半导体积体电路 元件之该半导体积体电路元件之该等电极设置之 位置具有开口之一阻膜; 使用该阻膜作为一遮罩以将该等开口内之绝缘薄 膜予以去除以曝露一部分的该互连图案; 于该曝露的互连图案以及该阻膜之上形成一导体 层; 去除形成于该阻膜之上的导体层而留下形成于该 曝露的互连图案上之导体层;以及 去除该遮罩层及进一步其中形成于该曝露的互连 图案上的该导体层形成一至该复数个半导体积体 电路元件之另一半导体积体电路元件之电连接,至 该另一半导体积体电路元件之电连接亦藉由图案 化当该另一半导体积体电路元件固定至该矽基板 时形成于该另一半导体积体电路元件上之绝缘体 而形成。 2.如申请专利范围第1项之制造用于一半导体晶片 之电极之方法,尚包含:在将部分的互连图案予以 曝露之后但该导体层形成之前于该曝露的互连图 案及该阻膜之上形成一障壁薄膜之步骤,其中 形成该导体层之步骤包含于该障壁薄膜上形成该 导体层之步骤,及 去除该导体层之步骤包含去除形成于该阻膜上之 障壁薄膜及导体层而留下形成于该曝露的互连图 案上之障壁薄膜及导体层之步骤。 3.如申请专利范围第2项之制造用于一半导体晶片 之电极接触之方法,其中形成该导体层之步骤包含 以铜形成该导体层之步骤。 4.如申请专利范围第1项之制造用于一半导体晶片 之电极接触之方法,尚包含:在去除该阻膜之后于 该导体层之上形成一绝缘薄膜之步骤。 5.一种用以制造用于一半导体晶片之电极之方法, 该半导体晶片具有复数个预先形成之固定至一基 板之半导体积体电路元件,该方法包含下列步骤: 形成一内层绝缘薄膜以覆盖该复数个半导体积体 电路元件之一半导体积体电路元件; 在复数个电接触之每一个上之该内层绝缘薄膜中 形成一连接孔,以一导体层填充该等连接孔; 在该等填充之连接孔上形成一绝缘薄膜; 为在该绝缘薄膜中在该等电极接触形成的位置形 成多个开口之目的而形成一阻膜; 藉由使用该阻膜作为一遮罩以选择性地去除该绝 缘薄膜以形成该等开口; 藉由在该等开口及该阻膜上施加一导体层以使用 一导体填充该等开口以形成该等电接触,以及 进一步其中该导体填充一开口形成一电连接至该 复数个半导体积体电路元件之另一半导体积体电 路元件,至该另一半导体积体电路元件之电连接亦 藉由图案化当该另一半导体积体电路元件固定至 该矽基板时形成于该另一半导体积体电路元件上 之绝缘体而形成。 6.如申请专利范围第5项之制造用于一半导体晶片 之电极之方法,其中 形成一绝缘薄膜之步骤包含在一最上方互连图案 上形成一绝缘薄膜之步骤,以及 选择性地去除该绝缘薄膜之步骤包含曝露部分之 该最上方互连图案之步骤。 7.如申请专利范围第5项之制造用于一半导体晶片 之电极之方法,尚包含:在填充该导体层之前于该 曝露之互连图案上形成一障壁薄膜之步骤,以及其 中 去除该导体层之步骤包含去除形成于遮罩层上之 障壁薄膜及导体层而留下形成于曝露的互连图案 上之障壁薄膜及导体层之步骤。 8.如申请专利范围第7项之制造用于一半导体晶片 之电极之方法,其中形成该导体层之步骤包含以铜 形成该导体层之步骤。 9.如申请专利范围第5项之制造用于一半导体晶片 之电极之方法,包含:在去除该阻膜之后于该导体 层之上形成一绝缘薄膜之步骤。 图式简单说明: 图1是本发明具电极之半导体装置的剖面图; 图2A至2C是本发明具电极半导体装置之制造方法步 骤的剖面图,其中图2A是形成绝缘薄膜之图式,图2B 是形成用以形成第一互连层之互连沟槽之图式,以 及图2C是形成用以形成障壁薄膜之层及用以形成 第一互连层之层之图式; 图3A及3B乃延续图2A至2C步骤之剖面图,其中图3A是 形成该障壁薄膜及该第一互连层之图式,以及图3B 是形成一氮化矽薄膜及一内层绝缘薄膜之图式; 图4A及4B乃延续图3A及3B步骤之剖面图,其中图4A是 形成一氮化矽薄膜及一内层绝缘薄膜之图式,图4B 是形成用以形成第二互连层之沟槽及形成连接孔 之图式; 图5A及5B乃延续图4A及4B步骤之剖面图,其中图5A是 形成障壁薄膜之图式,图5B是形成第二互连层之障 壁薄膜及金属塞之障壁薄膜之图式; 图6A及6B乃延续图5A及5B步骤之剖面图,其中图6A是 形成金属塞及第二互连层之金属层之图式,图6B是 形成第二互连层及金属塞之图式; 图7A及7B乃延续图6A及6B步骤之剖面图,其中图7A是 形成用以形成电极之绝缘薄膜及阻膜之图式,图7B 是形成电极开口之图式; 图8乃延续图7A及7B步骤之剖面图,其显示形成障壁 薄膜之层及形成主电极之层;以及 图9A及9B乃延续图8步骤之剖面图,其中图9A是形成 障壁薄膜及主电极之图式,图9B是形成电极之图式 。 |
