| 主权项 |
1.一种形成于半导体基材上之半导体元件,至少包 含: 一闸极,该闸极系于该半导体基材上; 一介电衬垫物,该介电衬垫物系于该闸极之一侧壁 上; 一延伸间隙壁,该延伸间隙壁系毗邻该介电衬垫物 且沿着该半导体基材侧向延伸越过该介电衬垫物; 一源极/汲极,该源极/汲极系于该半导体基材之一 上表面的下方且毗邻于该闸极下方之一通道区,且 该源极/汲极系延伸至该介电衬垫物及该延伸间隙 壁之下方;以及 一金属矽化区,该金属矽化区系于部分之该源极/ 汲极的上方且沿着该半导体基材侧向延伸越过该 延伸间隙壁。 2.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,其中该半导体基材为一绝缘层上 矽基材,且该绝缘层上矽基材包括位于下方之一基 材、一埋入式绝缘层以及位于上方之一矽层。 3.如申请专利范围第2项所述之形成于半导体基材 上之半导体元件,其中复数个浅沟渠隔离区系形成 于该埋入式绝缘层上。 4.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,其中该闸极包括一闸介电层以及 一闸极电极。 5.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,其中该源极/汲极包括: 一轻掺杂汲极,该轻掺杂汲极系于该半导体基材之 该上表面的下方且毗邻于该闸极下方之该通道区, 且该轻掺杂汲极系延伸至该介电衬垫物及该延伸 间隙壁之下方;以及 一源极/汲极区,该源极/汲极区系于该半导体基材 之该上表面的下方且毗邻于该轻掺杂汲极。 6.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,更至少包含一间隙壁形成于该介 电衬垫物上。 7.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,更至少包含一接触蚀刻终止层位 于该半导体元件之复数个部分上。 8.如申请专利范围第7项所述之形成于半导体基材 上之半导体元件,更至少包含一内层介电层位于该 接触蚀刻终止层上。 9.如申请专利范围第1项所述之形成于半导体基材 上之半导体元件,其中该延伸间隙壁之厚度系实质 介于30埃至100埃之间。 10.一种在半导体基材上形成半导体元件之方法,至 少包含: 形成一闸极于该半导体基材上; 形成一介电衬垫物于该闸极之一侧壁上; 形成一延伸间隙壁,该延伸间隙壁系毗邻该介电衬 垫物且沿着该半导体基材侧向延伸越过该介电衬 垫物; 形成一源极/汲极于该半导体基材之一上表面的下 方且毗邻于该闸极下方之一通道区,其中该源极/ 汲极系延伸至该介电衬垫物及该延伸间隙壁之下 方;以及 形成一金属矽化区于部分之该源极/汲极的上方且 沿着该半导体基材侧向延伸越过该延伸间隙壁。 11.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,其中该半导体基材为一绝 缘层上矽基材,且该绝缘层上矽基材包括位于上方 之一矽层形成于一埋入式绝缘层上,而该埋入式绝 缘层系形成于位于下方之一基材上。 12.如申请专利范围第11项所述之在半导体基材上 形成半导体元件之方法,更至少包含形成复数个浅 沟渠隔离区于该埋入式绝缘层上。 13.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,其中形成该闸极之步骤包 括形成一闸介电层于该半导体基材上,以及形成一 闸极电极于该闸介电层上。 14.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,其中形成该源极/汲极之 步骤包括: 形成一轻掺杂汲极于该半导体基材之该上表面的 下方且毗邻于该闸极下方之该通道区,其中该轻掺 杂汲极系延伸至该介电衬垫物及该延伸间隙壁之 下方;以及 形成一源极/汲极区于该半导体基材之该上表面的 下方且毗邻于该轻掺杂汲极。 15.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,更至少包含形成一间隙壁 于该介电衬垫物上。 16.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,更至少包含形成一接触蚀 刻终止层于该半导体元件之复数个部分上,以及形 成一内层介电层于该接触蚀刻终止层上。 17.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,更至少包含在形成该一金 属矽化区之后,实质去除该延伸间隙壁。 18.如申请专利范围第10项所述之在半导体基材上 形成半导体元件之方法,其中该延伸间隙壁之厚度 系实质介于30埃至100埃之间。 19.一种形成于半导体基材上之电晶体,至少包含: 一闸极,该闸极系于该半导体基材上; 一第一介电衬垫物以及一第二介电衬垫物,该第一 介电衬垫物以及该第二介电衬垫物系位于该闸极 相对之复数个侧壁上; 一第一延伸间隙壁以及一第二延伸间隙壁,该第一 延伸间隙壁以及该第二延伸间隙壁系分别毗邻该 第一介电衬垫物及该第二介电衬垫物且沿着该半 导体基材分别侧向延伸越过该第一介电衬垫物及 该第二介电衬垫物; 一源极,该源极系于该半导体基材之一上表面的下 方且毗邻于该闸极下方之一通道区,且该源极系延 伸至该第一介电衬垫物及该第一延伸间隙壁之下 方; 一汲极,该汲极系于该半导体基材之该上表面的下 方且毗邻于该闸极下方之该通道区,且该汲极系延 伸至该第二介电衬垫物及该第二延伸间隙壁之下 方;以及 一第一金属矽化区及一第二金属矽化区,该第一金 属矽化区及该第二金属矽化区系分别于部分之该 源极及该汲极的上方,且沿着该半导体基材分别侧 向延伸越过该第一延伸间隙壁及该第二延伸间隙 壁。 20.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,其中该半导体基材为一绝缘层上矽 基材,且该绝缘层上矽基材包括位于下方之一基材 、一埋入式绝缘层以及位于上方之一矽层。 21.如申请专利范围第20项所述之形成于半导体基 材上之电晶体,其中复数个浅沟渠隔离区系形成于 该埋入式绝缘层上。 22.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,其中该闸极包括一闸介电层以及一 闸极电极。 23.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,其中该源极包括: 一轻掺杂汲极,该轻掺杂汲极系位于该半导体基材 之该上表面的下方且毗邻于该闸极下方之该通道 区,且该轻掺杂汲极系延伸至该第一介电衬垫物及 该第一延伸间隙壁之下方;以及 一源极/汲极区,该源极/汲极区系位于该半导体基 材之该上表面的下方且毗邻于该轻掺杂汲极。 24.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,其中该汲极包括: 一轻掺杂汲极,该轻掺杂汲极系位于该半导体基材 之该上表面的下方且毗邻于该闸极下方之该通道 区,且该轻掺杂汲极系延伸至该第二介电衬垫物及 该第二延伸间隙壁之下方;以及 一源极/汲极区,该源极/汲极区系位于该半导体基 材之该上表面的下方且毗邻于该轻掺杂汲极。 25.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,更至少包含一第一间隙壁及一第二 间隙壁分别形成于该第一介电衬垫物及该第二介 电衬垫物上。 26.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,更至少包含一接触蚀刻终止层位于 该电晶体之复数个部分上。 27.如申请专利范围第26项所述之形成于半导体基 材上之电晶体,更至少包含一内层介电层位于该接 触蚀刻终止层上。 28.如申请专利范围第19项所述之形成于半导体基 材上之电晶体,其中该延伸间隙壁之厚度系实质介 于30埃至100埃之间。 图式简单说明: 第1图至第7图系绘示根据本发明原则建构半导体 元件之实施例的剖面图。 |
