| 主权项 |
1.一种非挥发性半导体记忆装置,其特征为: 在半导体基板上至少具备一个中介穿隧氧化膜的 第一绝缘膜,浮置闸的第一闸电极,在该第一闸电 极的通道长方向的两侧壁具备侧壁间隙壁,在第一 闸电极间的半导体基板的表面层具备由与半导体 基板不同导电型的杂质扩散区域构成的位元线,位 元线是由以第一闸电极为罩幕自对准地形成的第 一位元线,与以第一闸电极以及侧壁间隙壁为罩幕 自对准地形成的第二位元线构成。 2.如申请专利范围第1项所述之非挥发性半导体记 忆装置,其中半导体基板在侧壁间隙壁的接邻区域 具备沟槽,第二位元线形成于该沟槽的表面层。 3.如申请专利范围第2项所述之非挥发性半导体记 忆装置,其中沟槽是以第一闸电极以及侧壁间隙壁 为罩幕自对准地形成。 4.如申请专利范围第1项所述之非挥发性半导体记 忆装置,其中第二位元线形成比第一位元线还深。 5.如申请专利范围第1项所述之非挥发性半导体记 忆装置,其中第二位元线具有比第一位元线还高的 杂质浓度。 6.一种非挥发性半导体记忆装置的制造方法,是由 以下所构成: 在半导体基板上中介穿隧氧化膜的第一绝缘膜,形 成至少一个浮置闸的第一闸电极的制程; 以第一闸电极为罩幕,对半导体基板进行与半导体 基板不同导电型的杂质离子植入,自对准地形成第 一位元线的制程; 在第一闸电极的通道长方向的两侧壁形成侧壁间 隙壁的制程;以及 以第一闸电极以及侧壁间隙壁为罩幕,对半导体基 板进行与半导体基板不同导电型的杂质离子植入, 自对准地形成第二位元线的制程。 7.如申请专利范围第6项所述之非挥发性半导体记 忆装置的制造方法,其中以第一闸电极以及侧壁间 隙壁为罩幕,对半导体基板进行杂质离子植入,自 对准地形成第二位元线的制程是由在第一闸电极 的通道长方向的侧壁形成侧壁间隙壁的制程后,以 第一闸电极以及侧壁间隙壁为罩幕在半导体基板 形成沟槽的制程,与以第一闸电极以及侧壁间隙壁 为罩幕,对沟槽进行杂质离子植入,自对准地形成 第二位元线的制程所构成。 图式简单说明: 图1是实施例1的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图2是实施例1的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图3是实施例1的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图4是实施例2的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图5是实施例2的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图6是实施例2的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图7是实施例3的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图8是实施例3的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图9是实施例3的非挥发性半导体记忆装置的制造 方法的概略制程剖面图。 图10是习知的非挥发性半导体记忆装置的制造方 法的概略制程剖面图。 图11是习知的非挥发性半导体记忆装置的概略俯 视图以及剖面图。 图12是非挥发性半导体记忆装置的等价电路图。 图13是显示非挥发性半导体记忆装置的闸极长与 源极/汲极间崩溃电压的关系图。 图14是显示非挥发性半导体记忆装置的位元线宽 与位元线电阻的关系图。 |
