发明名称 | 用于分层核心的测试电路和方法 | ||
摘要 | 一种包装器体系结构具有双亲核心A和孩子核心B。双亲核心A包括扫描链(70)、包装器输入单元(71)、包装器输出单元(74)和双亲TAM,PTAM[0∶2]。同样,孩子核心包括扫描链(76)、包装器输入单元(75)、包装器输出单元(72),并连接到孩子TAM,CTAM[0∶2]。孩子核心的包装器输入单元(75)和包装器输出单元(72)中每一个适用于除连接到孩子TAM,CTAM之外还连接到双亲TAM,PTAM,由此使孩子核心能够同时处在内测试模式和外测试模式中,并允许双亲和孩子核心被并行测试。 | ||
申请公布号 | CN1926440A | 申请公布日期 | 2007.03.07 |
申请号 | CN200580006525.5 | 申请日期 | 2005.02.22 |
申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | S·K·格尔 |
分类号 | G01R31/3185(2006.01) | 主分类号 | G01R31/3185(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王岳;张志醒 |
主权项 | 1.一种用于测试具有一个或多个分层核心的电子电路的测试包装器体系结构,该测试包装器体系结构包括:具有包装器输入单元和包装器输出单元的第一核心,所述包装器输入单元和包装器输出单元被配置为接收第一核心的原始输入信号和测试输入信号,并且输出第一核心的原始输出信号和测试输出信号;具有包装器输入单元和包装器输出单元的第二核心,所述包装器输入单元和包装器输出单元被配置为接收第二核心的原始输入信号和测试输入信号,并且输出第二核心的原始输出信号和测试输出信号;其中第二核心的包装器输入单元和包装器输出单元还适用于从第一核心接收测试输入信号,并且向第一核心输出测试输出信号,由此使第一核心和第二核心能够被并行测试。 | ||
地址 | 荷兰艾恩德霍芬 |