| 发明名称 | 制作通孔的方法 | ||
| 摘要 | 本发明公开一种制作通孔的方法，包括：先形成一图案化的第一掩模层覆盖于一导电层以及一半导体衬底表面，用来定义出通孔的图案，且导电层顶部另有一顶盖层。然后蚀刻未被第一掩模层覆盖的顶盖层，直至暴露导电层的第一部份。随后移除第一掩模层，并在半导体衬底上依序形成一介电层及一图案化的第二掩模层。最后蚀刻未被第二掩模层覆盖的介电层，以暴露出前述导电层的第一部份。 | ||
| 申请公布号 | CN1303667C | 申请公布日期 | 2007.03.07 |
| 申请号 | CN200410031579.4 | 申请日期 | 2004.03.25 |
| 申请人 | 力晶半导体股份有限公司 | 发明人 | 曾贤俊 |
| 分类号 | H01L21/768(2006.01);H01L21/3205(2006.01);H01L21/30(2006.01);H01L21/822(2006.01);H01L21/02(2006.01);H01L21/8242(2006.01);H01L21/4763(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1.一种制作通孔的方法，该方法包括：于一半导体衬底表面形成一导电结构，该导电结构至少包含一导电层以及位于该导电层上的一顶盖层；于该半导体衬底以及该导电结构表面形成一图案化的第一掩模层，定义出至少一通孔的图案；进行一第一蚀刻工艺，移除未被该第一掩模层覆盖的该顶盖层，直至暴露出该导电层的至少一第一部份；移除该第一掩模层；于该半导体衬底上依序形成一介电层以及一图案化的第二掩模层，且该第二掩模层具有和该第一掩模层相同的图案；以及进行一第二蚀刻工艺，移除未被该第二掩模层覆盖的该介电层，直至暴露出该导电层的该第一部份。 | ||
| 地址 | 台湾省新竹市 | ||