| 主权项 |
1.一种可一次程式化记忆体阵列(700),其包含: 一或多个横列导体(760),其在一横列方向中延伸; 一或多个直行导体(710),其在一直行方向中延伸,以 使一交点形成于该等横列(760)与直行(710)导体之间 的交会部;及 一状态元件(790),其中该状态元件(790)包括彼此串 联之一熔丝(230,330)及一反熔丝(280,380),使得该熔丝 之一可程式部分实质上位于至少一交会部所界定 之范围内,该状态元件(790)与该等横列(760)及直行( 710)导体电性接触。 2.如申请专利范围第1项之记忆体阵列(700),其中该 状态元件(790)进一步包含: 一薄导体(290,390),其放置在该熔丝(230,330)与该反熔 丝(280,380)之间。 3.一种可一次程式化记忆体阵列(700),其包含: 一或多个横列导体(760),其在一横列方向中延伸; 一或多个直行导体(710),其在一直行方向中延伸,以 使一交点形成于该等横列(760)与直行(710)导体之间 的交会部;及 一状态元件(790),其中该状态元件(790)包括一垂直 定向的熔丝(430,530),使得该熔丝之一可程式部分实 质上位于至少一交会部所界定之范围内,且该垂直 定向熔丝之一垂直高度与横向厚度比大于或实质 上等于一,且该状态元件(790)系与该等横列(760)及 直行(710)导体电性接触。 4.如申请专利范围第3项之记忆体阵列(700),其进一 步包含: 一绝缘体(220,320,420,520),其围绕该状态元件(790)。 5.如申请专利范围第1或3项之记忆体阵列(700),其中 该状态元件(790)之垂直定向的熔丝(230,330,430,530)系 沿该等横列及直行方向的其中一者而延伸。 6.如申请专利范围第1或3项之记忆体阵列(700),其中 该状态元件(790)之垂直定向的熔丝(230,330,430,530)之 形状系大致沿着该熔丝(230,330,430,530)的一中心存 在一空隙。 7.一种可一次程式化记忆体,其包含: 一或多个记忆体阵列(700),各记忆体阵列(700)包含: --一或多个横列导体(760),其在一横列方向中延伸; --一或多个直行导体(710),其在一直行方向中延伸, 以使一交点形成于该等横列(760)与直行(710)导体之 间的交会部;及 --一状态元件(790),其中该状态元件(790)系包括一熔 丝(430,530)以及彼此串联的一反熔丝(280,380),使得该 熔丝之一可程式部分实质上位于至少一交会部所 界定之范围内,该状态元件(790)与该等横列(760)及 直行(710)导体电性接触; 一横列位址化电路(715),其连接至各该等横列导(760 )以选择一横列的该记忆体阵列(700);及 一直行位址化电路(735),其连接至各该等直行导(710 )以选择一直行的该记忆体阵列(700)。 8.如申请专利范围第7项之记忆体,其中在该记忆体 内与该记忆体阵列(700)相联之该等横列(715)及直行 (735)位址化电路系至少部份地位于该记忆体阵列( 700)后方。 9.如申请专利范围第7项之记忆体,其进一步包含: 一横列电晶体(725),其连接至各该等横列导体(760), 藉以利用各横列电晶体(725)将一写入电压与一读 取电压的其中一者选择性施加至该等连接的横列 导体(760): 一直行电晶体(745),其连接至各该等直行导体(710), 其中各直行电晶体(745)能够将一等化电位施加至 一相关联连接的直行导体(715);及 一电流感测器(755),其连接至各该等直行导体(710), 其中利用各电流感测器(755)来感测来自一所选的 单元记忆体晶胞(790)之一电流量,且其中该电流感 测器(755)能够将大致与该等化电位相等的虚电位 施加至一相联的直行导体(710)。 10.如申请专利范围第1项之记忆体阵列(700),其中该 反熔丝(280,380)的电阻系随着跨过该反熔丝(280,380) 的电压变化而改变。 11.如申请专利范围第7项之记忆体,其中该反熔丝( 280,380)的电阻系随着跨过该反熔丝(280,380)的电压 变化而改变。 图式简单说明: 第1A图显示根据本发明的一态样之一示范性反熔 丝之电阻特征; 第1B图显示根据本发明的一态样之一示范性熔丝 之电阻特征; 第1C图显示根据本发明的一单元记忆体晶胞中所 使用之一示范性熔丝/反熔丝串联组合之电阻及电 流特征; 第1D图显示反熔丝之电压-电阻特征; 第2A图显示根据本发明的一态样使用一单元记忆 体晶胞为基础形成一OTP记忆体的第一实施例之剖 视图; 第2B图显示第2A图的单元记忆体晶胞之俯视图,其 中显示单元记忆体晶胞的交点本质; 第2C-2D图显示根据本发明态样之第2A图的单元记忆 体晶胞之变化方式; 第3A图显示根据本发明的一态样使用一单元记忆 体晶胞为基础形成一OTP记忆体的第二实施例之剖 视图; 第3B图显示第3A图的单元记忆体晶胞之俯视图,其 中显示单元记忆体晶胞的交点本质; 第3C-3F图显示第3A图的单元记忆体晶胞之变化方式 ; 第4A图显示根据本发明的一态样使用一单元记忆 体晶胞为基础形成一OTP记忆体的第三实施例之剖 视图; 第4B图显示第3A图的单元记忆体晶胞之俯视图,其 中显示单元记忆体晶胞的交点本质; 第5A图显示根据本发明的一态样使用一单元记忆 体晶胞为基础形成一OTP记忆体的第四实施例之剖 视图; 第5B图显示第5A图的单元记忆体晶胞之俯视图,其 中显示单元记忆体晶胞的交点本质; 第5C图显示第5A图的单元记忆体晶胞之变化方式; 第6A图显示根据本发明的一态样之一记忆体阵列 的一单元记忆体晶胞之简化立体图; 第6B-6C图显示根据本发明的一态样使用单元记忆 体晶胞之堆叠式记忆体阵列之简化立体图; 第6D图显示根据本发明的另一态样之一记忆体阵 列的另一单元记忆体晶胞之简化立体图; 第6E图显示根据本发明的一态样使用单元记忆体 晶胞之堆叠式记忆体阵列之简化立体图; 第7A图显示根据本发明的一态样之一记忆体阵列 的二维图示; 第7B及7C图显示根据本发明的态样分别用于程式化 及读取之一记忆体阵列的图示; 第7D图显示根据本发明的一态样利用示范性等化 电位感测方法来读取记忆体晶胞之一电流感测器; 及 第8A及8B图显示根据本发明的一态样分别用于程式 化及读取记忆体之方法的流程图。 |
