发明名称 浮点数的对数运算装置和方法
摘要 一种浮点数的对数运算装置,用于获得一浮点数X以p为底的一对数运算结果,该浮点数X的表示法为(-1)Sx2ExMx,其中Mx=(1+fx)=(1+Ax2-K)+(Bx2-N),Sx为该浮点数的符号数、Ex为该浮点数的指数、Mx为该浮点数的尾数且1≦Mx<2、fx为N位元的分数,Ax为fx中最显着之K位元的值,Bx为fx中最不显着之(N-K)位元的值,0≦K<N且 p、K、N为自然数,该对数运算装置包括:第一乘法器、对数表、第一加法器、除法器、泰勒展开式运算电路、第二乘法器以及第二加法器。
申请公布号 TWI275028 申请公布日期 2007.03.01
申请号 TW091115786 申请日期 2002.07.16
申请人 矽统科技股份有限公司 发明人 吕忠晏
分类号 G06F7/556(2006.01) 主分类号 G06F7/556(2006.01)
代理机构 代理人 洪澄文 台北市大安区信义路4段279号3楼;颜锦顺 台北市大安区信义路4段279号3楼
主权项 1.一种浮点数的对数运算装置,用于获得一浮点数X 以p为底的一对数运算结果,该浮点数X的表示法为( -1)Sx2ExMx,其中Mx=(1+fx)=(1+Ax2-K)+(Bx2-N),Sx为 该浮点数的符号数、Ex为该浮点数的指数、Mx为该 浮点数的尾数且1≦Mx<2、fx为N位元的分数,Ax为fx中 最高位之K位元的値,Bx为fx中最低位之(N-K)位元的 値,0≦K<N且p、K、N为自然数,该对数运算装置包括: 一第一乘法器,用以将一等于logp2的数値和该浮点 数的指数Ex相乘以输出一相乘结果; 一对数表,用以接收该数値Ax并且查表产生一结果 输出; 一第一加法器,耦接至该第一乘法器和该对数表, 用以将该相乘结果和该结果相加,以输出一相加结 果; 一除法器,用以接收该数値Bx和一相加値2K+Ax,并将 该数値Bx除以该相加値2K+Ax及2N-K,以输出一除法结 果Rd; 一泰勒展开式运算电路,用以接收该除法结果Rd以 找出一等于1n(1+Rd)的数値,并且输出该等于1n(1+Rd) 的数値; 一第二乘法器,用以将一等于1/1n(p)的数値和该等 于1n(1+Rd)的数値相乘以输出一第二相乘结果;以及 一第二加法器,耦接至该第一加法器和该第二乘法 器,用以将该相加结果和该第二相乘结果相加,以 输出该对数运算结果Y。 2.如申请专利范围第1项所述之浮点数的对数运算 装置,其中当计算一浮点数X以2为底的一对数运算 结果时,将不需要第一乘法器。 3.如申请专利范围第1项所述之浮点数的对数运算 装置,其中当计算一浮点数X以自然对数为底的一 对数运算结果时,将不需要第二乘法器。 4.如申请专利范围第3项所述之浮点数的对数运算 装置,更包括一固定型式电路用以接收该对数运算 结果Y并将该对数运算结果Y表示成(-1)Sy2EyMy, 其中Sy为符号数、Ey为指数、My为尾数且1≦My<2。 5.如申请专利范围第1项所述之浮点数的对数运算 装置,其中该对数表为一预先建立的对数对数表用 以获得该数値Ax以p为底的对数运算结果。 6.如申请专利范围第1项所述之浮点数的对数运算 装置,其中该泰勒展开式运算电路为一预先建立的 电路其利用三次泰勒近似找出该等于1n(1+Rd)的数 値。 7.一种浮点数的对数运算方法,用于获得一浮点数X 以p为底的一对数运算结果,该浮点数X的表示法为( -1)Sx2ExMx,其中Mx=(1+fx)=(1+Ax2-K)+(Bx2-N),Sx为 该浮点数的符号数、Ex为该浮点数的指数、Mx为该 浮点数的尾数且1≦Mx<2、fx为N位元的分数,Ax为fx中 最高位之K位元的値,Bx为fx中最低位之(N-K)位元的 値,0≦K<N且p、K、N为自然数,该对数运算方法包括 下列步骤: 将一等于logp2的数値和该浮点数的指数Ex在一第一 乘法器中相乘以输出一相乘结果; 利用一对数表接收该数値Ax并且查表产生一结果 输出; 将该相乘结果和该结果在一第一加法器中相加以 输出一相加结果; 利用一除法器将该数値Bx除以一相加値2K+Ax以输出 一除法结果Rd; 利用一泰勒展开式运算电路接收该除法结果Rd以 找出一等于1n(1+Rd)的数値,并且输出该等于1n(1+Rd) 的数値; 将一等于1/1n(p)的数値和该等于1n(1+Rd)的数値在一 第二乘法器中相乘以输出一第二相乘结果;以及 将该相加结果和该第二相乘结果在一第二加法器 中相加以输出该对数运算结果Y。 8.如申请专利范围第7项所述之浮点数的对数运算 方法,其中当计算一浮点数X以2为底的一对数运算 结果时,将不需要第一乘法器。 9.如申请专利范围第7项所述之浮点数的对数运算 方法,其中当计算一浮点数X以自然对数为底的一 对数运算结果时,将不需要第二乘法器。 10.如申请专利范围第9项所述之浮点数的对数运算 方法,更包括使用一固定型式电路之步骤,该步骤 利用该固定型式电路以接收该对数运算结果Y并将 该对数运算结果Y表示成(-1)Sy2EyMy,其中Sy为符 号数、Ey为指数、My为尾数且1≦My<2。 11.如申请专利范围第7项所述之浮点数的对数运算 方法,其中该对数表为一预先建立的对数对数表用 以获得该数値Ax以p为底的对数运算结果。 12.如申请专利范围第7项所述之浮点数的对数运算 方法,其中该泰勒展开式运算电路为一预先建立的 电路其利用三次泰勒近似找出该等于1n(1+Rd)的数 値。 图式简单说明: 第1图表示习知单一精确32位元格式表示法的示意 图。 第2图表示本发明浮点数的对数运算装置之架构示 意图。 第3图表示本发明第一实施例之浮点数的对数运算 装置之架构示意图。 第4图表示第3图中泰勒展开式运算电路一范例之 架构示意图。 第5图表示本发明第二实施例之浮点数的对数运算 装置之架构示意图。 第6图显示本发明揭露之浮点数的对数运算方法之 流程示意图。
地址 新竹市新竹科学园区研新一路16号