| 主权项 |
1.一种驱动积体电路,用以输出复数组驱动讯号,该 驱动积体电路包括: 复数组缓冲输出端,每一该些缓冲输出端输出一缓 冲讯号;以及 复数组阻抗元件,每一该些阻抗元件具有一输入端 与一输出端,每一该些阻抗元件之该输入端接收相 异之该缓冲讯号,每一该些阻抗元件之该输出端输 出该些驱动讯号其中之一; 其中,该些阻抗元件至少包括两组不同之阻抗値。 2.如申请专利范围第1项所述之驱动积体电路,其中 该阻抗元件包括: 一电晶体,该电晶体之第一端接收该缓冲讯号,该 电晶体之第二端接收一控制讯号;以及 一第一电阻,该第一电阻之第一端耦接该电晶体之 第一端,该第一电阻之第二端耦接该电晶体之第三 端; 其中,该控制讯号用以控制该电晶体之第一端与该 电晶体之第三端导通与否。 3.如申请专利范围第2项所述之驱动积体电路,其中 该控制讯号为高电压位准时,该电晶体之第一端与 该电晶体之第三端系导通状态。 4.如申请专利范围第2项所述之驱动积体电路,其中 该控制讯号为低电压位准时,该电晶体之第一端与 该电晶体之第三端系开路状态。 5.如申请专利范围第2项所述之驱动积体电路,其中 该电晶体系金氧半导体。 6.如申请专利范围第5项所述之驱动积体电路,其中 该金氧半导体之第二端系闸极端。 7.如申请专利范围第2项所述之驱动积体电路,其中 该阻抗元件更包括一第二电阻,该第二电阻之第一 端耦接该电晶体之第三端,该第二电阻之第二端输 出该驱动讯号。 8.如申请专利范围第1项所述之驱动积体电路,其中 该阻抗元件系一电阻器。 9.如申请专利范围第1项所述之驱动积体电路,其中 该些阻抗元件系以一平行方式排列。 10.如申请专利范围第1项所述之驱动积体电路,其 中该些驱动讯号系电压讯号。 11.一种驱动积体电路,用以输出复数组驱动讯号, 该驱动积体电路包括: 复数组缓冲输出端,每一该些缓冲输出端输出一缓 冲讯号;以及 复数组布线元件,每一该些布线元件具有一输入端 与一输出端,每一该些布线元件之该输入端接收相 异之该缓冲讯号,每一该些布线元件之该输出端输 出该些驱动讯号其中之一; 其中,该些布线元件至少包括两组不同型式之布线 路径。 12.如申请专利范围第11项所述之驱动积体电路,其 中该驱动积体电路系改变每一该布线元件之布线 路径长度,用以调整分别自各该输出端所输出之该 驱动讯号之大小。 13.如申请专利范围第11项所述之驱动积体电路,其 中该些驱动讯号系雷压讯号。 14.一种显示装置,包括: 复数组驱动积体电路,每一该些驱动积体电路用以 扇出复数组驱动讯号,每一该些驱动积体电路包括 : 复数组缓冲输出端,每一该些缓冲输出端输出一缓 冲讯号;以及 复数组阻抗元件,每一该些阻抗元件具有一输入端 与一输出端,每一该些阻抗元件之该输入端接收相 异之该缓冲讯号,每一该些阻抗元件之该输出端输 出该些驱动讯号其中之一; 其中,该些阻抗元件至少包括两组不同之阻抗値; 以及 一显示面板,该显示面板具有复数组水平接收端与 复数组垂直接收端,每一该些水平接收端与每一该 些垂直接收端用以接收该些驱动讯号其中之一。 15.如申请专利范围第14项所述之显示装置,其中每 一该驱动积体电路中之每一该阻抗元件包括: 一电晶体,该电晶体之第一端接收该缓冲讯号,该 电晶体之第二端接收一控制讯号;以及 一第一电阻,该第一电阻之第一端耦接该电晶体之 第一端,该第一电阻之第二端耦接该电晶体之第三 端; 其中,该控制讯号用以控制该电晶体之第一端与该 电晶体之第三端导通与否。 16.如申请专利范围第15项所述之显示装置,其中该 控制讯号为高电压位准时,该电晶体之第一端与该 电晶体之第三端系导通状态。 17.如申请专利范围第15项所述之显示装置,其中该 控制讯号为低电压位准时,该电晶体之第一端与该 电晶体之第三端系开路状态。 18.如申请专利范围第15项所述之显示装置,其中该 电晶体系金氧半导体。 19.如申请专利范围第18项所述之显示装置,其中该 金氧半导体之第二端系闸极端。 20.如申请专利范围第14项所述之显示装置,其中该 显示面板系一液晶显示器。 图式简单说明: 图1绘示为在一般习知技术中,LCD内之驱动IC在电路 板上输出电压讯号至面板上的布线方式示意图。 图2绘示为在一般习知技术中,LCD内之驱动IC在电路 板上输出电压讯号至面板上之另一种布线方式的 示意图。 图3绘示系依照本发明所提出之驱动IC的电路方块 图。 图4绘示系依照本发明所提出之一种阻抗元件的电 路图。 图5绘示系依照本发明所提出之另一种阻抗元件的 电路图。 图6绘示系依照本发明所提出之另一种驱动IC的内 部结构图。 图7绘示依照本发明所提出之一种显示装置的电路 方块图。 |
