| 摘要 |
根据一个示范实施例，一种半导体晶粒(semiconductor die)包含记忆核心阵列(memory core array)(302)，位在基板之上，其中该记忆核心阵列(302)包含数个位元线(306a、306b、306c)，其中位元线(306a、306b、306c)可位在半导体晶粒中之第一互连金属层中。该半导体晶粒复包含互连结构(307)，位在该记忆核心阵列(302)之上，其中该互连结构(307)位在半导体晶粒中之第二互连金属层中且位在各位元线(306a、306b、306c)之上。该互连结构(307)可包含至少一个互连线(310、312)，其可以形成相对于位元线(306a、306b、306c)的角度(318)，该角度可以大于0.0度且小于或等于90.0度。该互连结构(307)可用各位元线(306a、306b、306c)形成数个电容量之其中一个，其中各电容量可彼此在数值上实质相等。 |
