数字信号处理器的运算装置和比特流存储方法

摘要

本发明是关于在与PVR相同的数字音频/视频记录装置内，经过改善的A/V编码器使用的数字信号处理机的运算装置和利用上述装置的比特流存储方法。依据本发明的装置主要包括存储控制部、累加器、比特流寄存器和PBS部。累加器的比特流存储在比特流内，使比特流指针更新的过程为第1运行周期。而且，如果脱离上述比特点的设定位置，上述比特流寄存器中存储的比特流将存储到比特流区域内，使上述比特流寄存器的字指针增加。所以，在商用DSP中需要12－20周期的比特流存储过程，使用本发明在1个周期的时间就能够完成该过程，在A/V中进行解码，增加了一定的性能。

主权项

1、一种数字信号处理器的运算装置，其特征在于，包括如下部分：存储控制部，存储生成A/V解码后的比特流的命令语，同时从上述命令语开始检查输出比特宽度；累加器，由N比特宽度构成，输入A/V解码的比特流后，进行临时存储；比特流寄存器，通过上述控制部的控制，存储累加器中存储的比特流，同时对上述检查输出的比特流指针的最后比特位置进行更新，存储的比特流达到一定量时，向比特流缓冲器输出2N比特宽度；PBS部，从累加器后开始输入上述控制部中检查输出的与比特宽度相关的比特流，并将2N-(当前的比特流+检查输出的比特宽度)从左侧开始进行移动，移动后的比特流和上述比特流寄存器中存储的比特流，经过处理后的结果，被比特流寄存器重新存储。