发明名称 |
半导体存储器件及其读出放大器部分 |
摘要 |
提供一种半导体存储器件,包括:存储单元阵列;排列在存储单元阵列的列方向的多个位线对;和用于控制经过位线对到所述存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分;所述读出放大器部分具有多个读出放大器,每个读出放大器包括DQ栅,每个DQ栅具有连接到对应的一个位线对的两个DQ栅晶体管,每个读出放大器包括一个差分放大器电路,每个差分放大器电路由交叉耦合到对应的一个位线对上的两个读出放大器晶体管形成,两个读出放大器晶体管各形成这样的图形布局,以便在它平行移动时,两个读出放大器晶体管之一可叠加在另一个上,以及两个DQ栅晶体管的每个形成这样的图形布局,以便在它平行移动时,两个DQ栅晶体管之一可叠加在另一个上。 |
申请公布号 |
CN1302551C |
申请公布日期 |
2007.02.28 |
申请号 |
CN200410046000.1 |
申请日期 |
2001.12.30 |
申请人 |
株式会社东芝 |
发明人 |
加藤大辅 |
分类号 |
H01L27/10(2006.01);H01L27/108(2006.01);G11C7/08(2006.01);G11C11/4063(2006.01) |
主分类号 |
H01L27/10(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种半导体存储器件,包括:存储单元阵列;排列在存储单元阵列的列方向的多个位线对;和用于控制经过位线对到所述存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分;其中,所述读出放大器部分具有多个读出放大器,每个读出放大器包括DQ栅,每个DQ栅具有连接到对应的一个位线对的两个DQ栅晶体管,每个读出放大器包括差分放大器电路,每个差分放大器电路由交叉耦合到对应的一个位线对上的两个读出放大器晶体管形成,所述两个读出放大器晶体管各形成这样的图形布局,以便在它平行移动时,所述两个读出放大器晶体管之一的栅布线和扩散区域之间的叠置部分和所述两个读出放大器晶体管之一的该扩散区域的接触部分可叠加在另一个读出放大器晶体管的之上,以及所述两个DQ栅晶体管的每个形成这样的图形布局,以便在它平行移动时,所述两个DQ栅晶体管之一的栅布线和扩散区域之间的叠置部分和所述两个DQ栅晶体管之一的该扩散区域的接触部分可叠加在另一个DQ栅晶体管的之上。 |
地址 |
日本东京都 |