| 摘要 |
Die Erfindung betrifft ein Verfahren zum Entwurf von integrierten Schaltungen, speziell der Entwurfsregelbeschreibung und -prüfung, bei dem in ein und derselben Prozessebene unterschiedliche Entwurfsregeln gelten sollen, z. B. bei einer Metallisierungsebene zur Herstellung von Leitbahnen in einer Hochvolt-Smart-Power-Schaltung, bei der Leitbahnen mit unterschiedlichen Potentialen vorhanden sind. Das Verfahren verbessert die Fehlerkontrolle, ist rationell und führt zu einer Flächeneinsparung auf der Halbleiterscheibe.
|
