| 主权项 |
1.一种解角器转数位转换器(RDC;RESOLVER-TO-DIGITAL CONVERTER)输出转串列A、B相之逻辑电路装置,系包含 :取一晶片之最小二位元(LSB、LSB-1)作为模拟A、B相 输出的时脉来源,利用讯号处理指示(BUSY)脚位在LSB 由低准位转态至高准位或由高准位转态至低准位 时,输出一个TTL脉波作控制讯号源,透过一逻辑处 理电路与缓冲器,将转子的位移量与速度以A、B相 串列输出表示。 2.依据申请专利范围第1项所述之解角器转数位转 换器(RDC;RESOLVER-TO-DIGITAL CONVERTER)输出转串列A、B相 之逻辑电路装置,其中,利用场效应可规划逻辑阵 列FPGA(Field Programmer-able Gate Array)晶片撰写VHDL( VERILOG HARDWARE DESCRIPTION LANGUAGE硬体描述语言),实现 解角器转数位转换器(RDC;RESOLVER-TO-DIGITAL CONVERTER) 输出讯号转换功能。 图式简单说明: 第一图系习知增量式输出讯号示意图。 第二图系习知A、B相位讯号输出波形示意图。 第三图系习知标准之解角器输出讯号示意图。 第四图系本创作实施例增量式输出讯号示意图。 第五图系本创作实施例之电路方块示意图。 第六图系本创作实施例增量式输出讯号示意图。 第七图系本创作实施例VHDL方块流程示意图。 |
