| 主权项 |
1.一种主机板,包括: 一晶片组; 一切换器,系具有一第一开关电路与一第二开关电 路,选择性地导通该第一开关电路与该第二开关电 路二者之一; 一第一绘图介面,具有M组通道,该第一绘图介面之M 组通道中之X组通道与该晶片组电性连接,该第一 绘图介面之Y组通道经由该第一开关电路选择性地 与该晶片组电性连接,M、X、Y系为正整数;以及 一第二绘图介面,具有M组通道,该第二绘图介面之M 组通道中之X1组通道经由该第二开关电路选择性 地与该晶片组电性连接,X1为正整数; 其中,当该第一开关电路导通时,该第一绘图介面 之Y组通道系透过该第一开关电路与该晶片组电性 连接; 其中,当该第二开关电路导通时,该第二绘图介面 之X1组通道系透过该第二开关电路与该晶片组电 性连接。 2.如申请专利范围第1项所述之主机板,其中,该第 一绘图介面与该第二绘图介面均为PCI express X16绘 图介面并分别具有16组通道,M=16。 3.如申请专利范围第2项所述之主机板,其中,该第 一绘图介面之16组通道中之X组通道系为该第一绘 图介面之前8组通道。 4.如申请专利范围第3项所述之主机板,其中,该第 一绘图介面之16组通道中之Y组通道系为该第一绘 图介面之后8组通道。 5.如申请专利范围第4项所述之主机板,其中,该第 二绘图介面之16组通道中之X1组通道系为该第二绘 图介面之前8组通道。 6.如申请专利范围第1项所述之主机板,其中,该切 换器系依据一控制讯号选译性地导通该第一开关 电路与该第二开关电路二者之一。 7.如申请专利范围第6项所述之主机板,其中,该控 制讯号系由一基本输出入系统(BIOS)之设定所决定 。 8.如申请专利范围第7项所述之主机板,其中,当该 第一绘图介面承接一第一介面卡,且该第二绘图介 面承接一第二介面卡时,该控制讯号系使得该第二 开关导通。 9.如申请专利范围第8项所述之主机板,其中,该第 一介面卡与该第二介面卡系为绘图卡。 10.如申请专利范围第8项所述之主机板,其中,当该 第二开关电路导通,该第一介面卡经由该第一绘图 介面之前8组通道与该晶片组进行讯号传输,该第 二介面卡经由该第二绘图介面之前8组通道与该晶 片组进行讯号传输。 11.如申请专利范围第8项所述之主机板,其中,当该 第一绘图介面承接该第一介面卡,且该第二绘图介 面并未承接该第二介面卡,则该控制讯号系使该第 一开关导通。 12.如申请专利范围第11项所述之主机板,其中,当该 第一开关电路导通,该第一介面卡经由该第一绘图 介面之16组通道与该晶片组进行讯号传输。 13.一种主机板,包括: 一晶片组; 一切换器,系具有一第一开关电路与一第二开关电 路,该切换器依据一控制讯号选择性地导通该第一 开关电路与该第二开关电路二者之一; 一第一PCI Express X16绘图介面,该第一PCI Express X16绘 图介面之前8组通道与该晶片组电性连接,该第一 PCI Express X16绘图介面之后8组通道经由该第一开关 电路选择性地与该晶片组电性连接;以及 一第二PCI Express X16绘图介面,该第二PCI Express X16绘 图介面之前8组通道经由该第二开关电路选择性地 与该晶片组电性连接; 其中,当该第一开关电路导通时,该第一PCI Express X 16绘图介面之16组通道与该晶片组电性连接; 其中,当该第二开关电路导通时,该第二PCI Express X 16绘图介面之前8组通道与该晶片组电性连接。 14.如申请专利范围第13项所述之主机板,其中,该控 制讯号系由一基本输出入系统(BIOS)之设定所决定 。 15.如申请专利范围第13项所述之主机板,其中,当该 第一PCI Express X16绘图介面承接一第一绘图卡,且该 第二PCI Express X16绘图介面承接一第二绘图卡时,该 控制讯号系使得该第二开关导通。 16.如申请专利范围第15项所述之主机板,其中,当该 第二开关电路导通,该第一绘图卡经由该第一PCI Express X16绘图介面之前8组通道与该晶片组进行讯 号传输,该第二绘图卡经由该第二PCI Express X16绘图 介面之前8组通道与该晶片组进行讯号传输。 17.如申请专利范围第15项所述之主机板,其中,当该 第一PCI Express X16绘图介面承接该第一绘图卡,且该 第二PCI ExpressX 16绘图介面并未承接该第二绘图卡, 则该控制讯号系使该第一开关导通。 18.如申请专利范围第17项所述之主机板,其中,当该 第一开关电路导通,该第一绘图卡经由该第一PCI Express X16绘图介面之16组通道与该晶片组进行讯号 传输。 19.一种主机板,包括: 一晶片组; 一切换器,具有一第一输入埠、一第二输入埠与一 输出埠,该切换器系依据一控制讯号选择性地使该 第一输入埠与该第二输入埠二者之一经由该输出 埠与该晶片组电性连接; 一第一绘图介面,该第一绘图介面之前8组通道与 该晶片组电性连接,该第一绘图介面之后8组通道 与该切换器之该第一输入埠电性连接;以及 一第二绘图介面,该第二绘图介面之前8组通道与 该切换器之该第二输入埠电性连接。 20.如申请专利范围第19项所述之主机板,其中,该切 换器包括: 一第一开关电路,系耦接于该第一输入埠与该输出 埠间;以及 一第二开关电路,系耦接于该第二输入埠与该输出 埠间,该切换器依据该控制讯号选择性地导通该第 一开关电路与该第二开关电路二者之一; 其中,当该第一开关电路导通时,该第一绘图介面 之16组通道与该晶片组电性连接; 其中,当该第二开关电路导通时,该第二绘图介面 之前8组通道与该晶片组电性连接。 21.如申请专利范围第19项所述之主机板,其中,该控 制讯号系由一基本输出入系统(BIOS)之设定所决定 。 22.如申请专利范围第19项所述之主机板,其中该第 一绘图介面与该第二绘图介面系为一PCI Express X16 之绘图介面。 23.如申请专利范围第19项所述之主机板,其中,当该 第一绘图介面承接一第一绘图卡,且该第二绘图介 面承接一第二绘图卡时,该控制讯号系使得该第二 开关导通。 24.如申请专利范围第23项所述之主机板,其中,当该 第二开关电路导通,该第一绘图卡经由该第一绘图 介面之前8组通道与该晶片组进行讯号传输,该第 二绘图卡经由该第二绘图介面之前8组通道与该晶 片组进行讯号传输。 25.如申请专利范围第23项所述之主机板,其中,当该 第一绘图介面承接该第一绘图卡,且该第二绘图介 面并未承接该第二绘图卡,则该控制讯号系使该第 一开关导通。 26.如申请专利范围第25项所述之主机板,其中,当该 第一开关电路导通,该第一绘图卡经由该第一PCI Express X16绘图介面之16组通道与该晶片组进行讯号 传输。 27.一种主机板,系包括: 一晶片组; 一切换器,系具有N个开关电路,该切换器依据一控 制讯号选择性地导通该N个开关电路,该N个开关电 路系包括一第一开关电路、一第二开关电路至一 第N开关电路,N系为正整数;以及 N个绘图介面,系包括一第一绘图介面至一第N绘图 介面,该第一绘图介面至该第N绘图介面系分别经 由各自对应的开关电路与该晶片组电性连接; 其中,该第一绘图介面系具有M组通道,该第一绘图 介面之M组通道中之X组通道与该晶片组电性连接, 该第一绘图介面之其余Y组通道经由该第一开关电 路选择性地与该晶片组电性连接,M、X、Y系为正整 数; 其中,该N个绘图介面之一第二绘图介面至该第N绘 图介面之X1至XN-1组通道分别经由该第二开关电路 至该第N开关电路选择性地与该晶片组电性连接,X1 至XN-1系为正整数; 其中,当该第一开关电路系被导通时,该第二开关 电路至该第N开关电路系均截止,当该第一开关电 路系被截止时,该第二开关电路至该第N开关电路 中至少一个开关电路被导通。 28.如申请专利范围第27项所述之主机板,其中,该N 个绘图介面系均为PCI express介面。 29.如申请专利范围第27项所述之主机板,其中,该第 一绘图介面与该第二绘图介面均为PCI express X16绘 图介面并分别具有16组通道,M=16。 30.如申请专利范围第29项所述之主机板,其中,该第 一绘图介面之16组通道中之X组通道系为该第一绘 图介面之前8组通道。 31.如申请专利范围第29项所述之主机板,其中,该第 一绘图介面之16组通道中之Y组通道系为该第一绘 图介面之后8组通道。 32.如申请专利范围第29项所述之主机板,其中,该第 二绘图介面之16组通道中之X1组通道系为该第二绘 图介面之前8组通道系。 33.如申请专利范围第27项所述之主机板,其中,该控 制讯号系由一基本输出入系统(BIOS)之设定所决定 。 34.如申请专利范围第27项所述之主机板,其中,当该 第一绘图介面承接一第一介面卡,且该第二绘图介 面承接一第二介面卡时,该控制讯号系使得该第二 开关导通。 35.如申请专利范围第34项所述之主机板,其中,该第 一介面卡与该第二介面卡系为绘图卡。 36.如申请专利范围第34项所述之主机板,其中,当该 第二开关电路导通,该第一介面卡经由该第一绘图 介面之前8组通道与该晶片组进行讯号传输,该第 二介面卡经由该第二绘图介面之前8组通道与该晶 片组进行讯号传输。 37.如申请专利范围第34项所述之主机板,其中,当该 第一绘图介面承接该第一介面卡,且该第二绘图介 面并未承接该第二介面卡,则该控制讯号系使该第 一开关导通。 38.如申请专利范围第37项所述之主机板,其中,当该 第一开关电路导通,该第一介面卡经由该第一绘图 介面之16组通道与该晶片组进行讯号传输。 图式简单说明: 第1图为传统PCI Express x16绘图介面连接方式之架构 示意图。 第2图为依照本发明一较佳实施例的一种主机板之 架构示意图。 第3图为以快速切换器为一例之基本架构示意图。 第4图为主机板具有多个绘图介面之架构示意图。 |
