使集成电路可承受高压静电放电的氧化铟锡走线方法

摘要

本发明所提供的一种使集成电路(IC)可承受高压静电放电的氧化铟锡走线方法，其主要步骤包括：液晶显示模块，在晶粒粘着于玻璃上的驱动集成电路的粘着处与模块介面处，针对各模块介面输出脚位的功能与用途设计出适合的线阻抗与布线方式；以提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能；其中：将该IC底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的ITO走线宽度要在不影响其他接脚走线下布满IC底部。让进入模块介面处的静电放电有效疏导消散，可提高IC对静电放电的防护能力。串接一极高阻抗值(3-50KΩ)于重置指令控制接脚中。提高资料总线的ITO线阻抗值(100-1000Ω)。

主权项

1、一种使集成电路可承受高压静电放电的氧化铟锡走线方法，其主要步骤包括：液晶显示模块，在晶粒黏著于玻璃上的驱动积体电路的黏著处与模块介面处，针对各模块介面输出脚位的功能与用途设计出合适的线阻抗与布线方式；具体为，将该集成电路底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的氧化铟锡走线宽度要在不影响其他接脚走线下布满集成电路底部，让进入模块介面处的静电，可由大面积的氧化铟锡涂布设计，而让静电放电有效疏导消散；以使液晶显示模块组装于客户端产品时，提高其静电放电的防护能力。