容错存储器模块电路

摘要

本发明涉及一种容错存储器模块电路，包含比较电路、控制电路以及测试电路，比较电路，用以接收储存于复数个存储器中相同位置的数据，并比较这些数据以产生正确的读出数据；控制电路与存储器的控制信号相连接，并侦测该控制信号，控制电路具有数据输出入接点，当存储器的控制信号为写入时，进入写入模式，并且将由数据输出入接点接收的写入数据分别直接写入复数个存储器中相同的位置，当存储器的控制信号为读出时，进入读出模式，并接收由比较电路产生的读出数据，并由数据输出入接点输出；而测试电路用以接收储存于复数个存储器中相同位置的数据，以及这些数据经过上述比较电路后所产生的读出数据以产生测试结果，此测试结果可以指出发生问题的存储器或是比较电路。

主权项

1.一种容错存储器模块电路，其特征在于，包含：一比较电路，具有一输出接点，用以接收储存于复数个存储器中相同位置的数据，并比较该相同位置的数据以产生一正确的读出数据于该输出接点；及一控制电路，该控制电路具有数据输出入接点，分别耦接至该些存储器与该比较电路的该输出接点，且该控制电路与复数个存储器的控制信号连接并侦测该控制信号，当该复数个存储器的控制信号为写入时，该控制电路进入写入模式，并且将由该数据输出入接点所接收的一写入数据分别直接写入该复数个存储器中相同的位置，当该复数个存储器的控制信号为读出时，该控制电路进入读出模式，该控制电路接收由该比较电路所产生的该读出数据，并由该数据输出入接点输出。