具等待机制之记忆体仲裁器

摘要

揭示一种处理器系统之记忆体仲裁器，其可以发出系统层次之等待状态以暂停进入一处理器之时脉信号。此处理器系统包含一记忆体、一处理器、一记忆体仲裁器、和一时脉控制器。当记忆体未就绪而暂时无法执行一记忆体请求时，记忆体仲裁器发出一等待信号，且时脉控制器选择性地关闭输入处理器之时脉信号。以此种方式，无法应用专属等待输入信号而延迟其运作之处理器可被纳入仲裁机制以增进处理器系统之效能。