Systeme und Verfahren zum Erleichtern des Testens von Anschlussflächenempfängern integrierter Schaltungen,申请号DE20011058240-传众专利搜索

发明名称	Systeme und Verfahren zum Erleichtern des Testens von Anschlussflächenempfängern integrierter Schaltungen
摘要
申请公布号	DE10158240(B4)	申请公布日期	2007.02.15
申请号	DE20011058240	申请日期	2001.11.28
申请人	AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD.	发明人	SHEPSTON, SHAD R.;REARICK, JEFFREY R.;ROHRBAUGH, JOHN G.
分类号	G01R31/28;G01R31/3183;G01R31/3185;G01R31/3187;G01R31/3193	主分类号	G01R31/28
代理机构		代理人
主权项
地址