用于可重构计算阵列的数据耦合器

摘要

本实用新型公开的用于可重构计算阵列的数据耦合器包括：用于设置和输出数据耦合器工作状态的数据耦合器控制单元，按照寻址模式产生地址的地址生成器，用于存储计算过程中的输入输出数据的计算高速缓存，总线接口单元，控制寄存器，输入端口，输出端口和内部总线。该数据耦合器可根据控制信息，按照一定的寻址模式产生高速缓存的地址，通过输入/输出端口协调与可重构计算阵列之间的数据传输，支持同步和异步两种通讯方式，应用方式灵活。

主权项

1.用于可重构计算阵列的数据耦合器，其特征是包括用于设置和输出数据耦合器工作状态的数据耦合器控制单元(1)，按照寻址模式产生地址的地址生成器(2)，用于存储计算过程中的输入输出数据的计算高速缓存(3)，总线接口单元(4)，控制寄存器(5)，输入端口(6)，输出端口(7)和内部总线(8)，总线接口单元(4)的一端与外部总线相连接，另一端与内部总线(8)相连，数据耦合器控制单元(1)的一端与外部总线连接，另一端与控制寄存器(5)连接，地址生成器(2)与内部总线(8)以及计算高速缓存(3)的一个输入端相连接，计算高速缓存(3)与内部总线(8)连接，并有两组传输端口，其中一组传输端口与内部总线(8)相连接，另一组传输端口的输入端与输入端口(6)的输出端相连，输出端与输出端口(7)的输入端相连接，输入端口(6)和输出端口(7)分别和内部总线(8)连接，输入端口(6)的输入端和可重构阵列的输出端相连接，输出端口(7)的输出端和可重构阵列的输入端相连接。