制造半导体集成电路的方法及由此制造的半导体集成电路

摘要

本发明公开了制造半导体集成电路的方法及由此制造的半导体集成电路。该方法使用选择性可去除隔离壁技术。该方法包括在半导体衬底上形成多个栅极图形。栅极图形之间的间隙区包括具有第一宽度的第一间隔和具有大于第一宽度的第二宽度的第二间隔。在第二间隔的侧壁上形成隔离壁，连同隔离壁一起还形成填充第一间隔的隔离壁层图形。选择性地除去隔离壁，露出第一间隔的侧壁。结果，半导体集成电路包括通过除去隔离壁扩大的宽间隔和填充有隔离壁层图形的窄而深的间隔。

主权项

1.一种制造半导体集成电路的方法，所述方法包括：a)在半导体衬底形成器件隔离层，以限定第一和第二有源区；b)形成跨过该第一有源区延伸的多个第一栅极图形，该第一栅极图形之间的区域包括具有第一宽度的第一间隔和具有大于该第一宽度的第二宽度的第二间隔；c)选择性地除去由该第一间隔露出的该器件隔离层；d)在由该第一间隔露出的该半导体衬底的表面和由该第二间隔露出的该第一有源区分别形成线形第一杂质区和岛形第二杂质区；e)形成跨过该第二有源区延伸的第二栅极图形；f)在位于该第二栅极图形的两侧的该第二有源区形成低浓度源极/漏极区，以提供LDD型源极/漏极区；g)在该第二间隔的侧壁和该第二栅极图形的侧壁上形成隔离壁，并形成填充该第一间隔的隔离壁层图形；h)在该第二有源区形成邻近该低浓度源极/漏极区的高浓度源极/漏极区；i)除去所述隔离壁，露出该第二间隔和该第二栅极图形的侧壁，并在该第一间隔中留下凹陷隔离壁层图形；以及j)在具有该凹陷隔离壁层图形的该半导体衬底上形成保形的蚀刻停止层。