发明名称 预先撷取控制方法
摘要 一种预先撷取控制方法,系在接收到快取控制器发出连续位址或特定位址的M-bytes资料请求且没有在预先撷取缓冲器找到资料时,向外部单元发出n*M-bytes资料请求,其中n>=2,且M为快取记忆体每个记录单元(entry)的大小;且除了将所接收的前 M-bytes资料传回快取控制器之外,还将后(n-1)*M-bytes资料储存在预先撷取缓冲器。因此,该预先撷取的控制方法可节省连续向外部单元读取资料之时间,藉以降低处理单元CPU占用系统汇流排的时间。
申请公布号 TWI273409 申请公布日期 2007.02.11
申请号 TW094101433 申请日期 2005.01.18
申请人 凌阳科技股份有限公司 发明人 黄明权
分类号 G06F13/00(2006.01) 主分类号 G06F13/00(2006.01)
代理机构 代理人 叶信金 新竹市武陵路271巷57弄10号6楼
主权项 1.一种预先撷取控制方法,该控制方法系应用于具 有快取控制器之系统,该系统还包含一预先撷取控 制器与预先撷取缓冲器,该预先撷取控制方法包含 下列步骤: 接收资料请求步骤,系接收前述快取控制器发出之 M-bytes资料请求; 资料找到确认步骤,前述预先撷取控制器确认前述 预先撷取缓冲器是否储存有所请求的资料,若找到 所请求的资料则将资料传回前述快取控制器,若没 有找到所请求的资料则跳至下步骤; 合并存取确认步骤,系根据合并存取的条件来判断 是否需要合并存取资料,若不符合合并存取的条件 ,则向外部单元发出M-bytes资料请求,若符合合并存 取的条件,则向外部单元发出n*M-bytes资料请求,其 中n>=2; 若向外部单元发出M-bytes资料请求,则将所存取的M- bytes资料传回前述快取控制器;以及 若向外部单元发出n*M-bytes资料请求,则除了将所接 收的前M-bytes资料传回前述快取控制器之外,还将 接收的后(n-1)*M-bytes资料储存在前述预先撷取缓冲 器。 2.如申请专利范围第1项所记载之预先撷取控制方 法,其中前述合并存取的条件为前述接收资料请求 步骤中收到两个连续位址的资料请求。 3.如申请专利范围第1项所记载之预先撷取控制方 法,其中前述合并存取的条件为前述接收资料请求 步骤中收到特定特性之位址的资料请求,如设定某 一特定位址区域为自动预取区。 4.如申请专利范围第1项所记载之预先撷取控制方 法,其中前述合并存取的条件为前述接收资料请求 步骤中还侦测到一强制预取信号被致能。 5.如申请专利范围第1项所记载之预先撷取控制方 法,其中前述合并存取的条件为前述资料找到确认 步骤中有找到所请求的资料。 6.如申请专利范围第1项所记载之预先撷取控制方 法,其中在前述资料找到确认步骤中若找到所请求 的资料,则除了将资料传回前述快取控制器,还确 认是否符合预先撷取条件,若符合预先撷取条件则 若向外部单元发出(n-1)*M-bytes资料请求,且将所存 取的(n-1)*M-bytes资料储存在前述预先撷取缓冲器中 。 图式简单说明: 第1图显示习知处理器核心请求指令的示意图,其 中所请求的指令没有在L1指令快取单元找到。 第2图显示习知处理器核心请求指令的示意图,其 中所请求的指令没有在L1指令快取单元找到,亦没 有在指令预先撷取缓冲器找到。 第3图显示本发明处理器核心请求指令的示意图之 一实施例,系利用合并存取将下一位址资料写入预 先撷取缓冲器。 第4图显示本发明处理器核心请求指令的示意图之 另一实施例,系利用合并存取将两个连续位址资料 写入预先撷取缓冲器。 第5A与5B图显示本发明预先撷取控制方法的流程图 。
地址 新竹市新竹科学工业园区创新一路19号