| 主权项 |
1.一种双通道通用串列滙流排介面,其特征在于:该 介面可相容USB 1.0、USB 1.1或USB 2.0之介面讯号传输 协定,其具有至少下列之介面讯号:VBUS、D0+、D0-、D 1+、D1-、GND,其中D0+与D0-为一差额讯号组,D1+与D1-为 另一差额讯号组,VBUS为介面电源,GND为介面接地者 。 2.如申请专利范围第1项所述之双通道通用串列滙 流排介面,其另包括一具有隔离杂讯功能之接地讯 号者。 3.如申请专利范围第1项所述之双通道通用串列滙 流排介面,其进一步将该差额讯号组D0+、D0-及D1+、 D1-设计成主朴式架构,其中该D0+、D0-为主式,而D1+ 、D1-为朴式,主式差额讯号组D0+、D0-负责与USB 1.0 、USB 1.1或USB 2.0之介面讯号作传输协定者。 4.如申请专利范围第3项所述之双通道通用串列滙 流排介面,其中该主式差额讯号组D0+、D0-与朴式差 额讯号组D1+、D1-共同完成双通道通用串列滙流排 介面讯号之传输协定者。 5.如申请专利范围第3项所述之双通道通用串列滙 流排介面,其中该朴式差额讯号组D1+、D1-于双通道 通用串列滙流排协定下,仅负责资料之传输者。 6.如申请专利范围第4项所述之资料传输介面,其中 该主式差额讯号组D0+、D0-与朴式差额讯号组D1+、D 1-使用一鸣叫程序(Chirp sequence)完成介面讯号之传 输协定,其中该鸣叫程序系由复数个鸣叫J讯号( Chirp J)及鸣叫K讯号(Chirp K)所组成,鸣叫J讯号在主 式讯号上为D0+=1,D0-=0,鸣叫J讯号在朴式讯号上为D1+ =1,D1-=0,鸣叫K讯号在主式讯号上为D0+=0,D0-=1,鸣叫K 讯号在朴式讯号上为D1+=0,D1-=1者。 7.如申请专利范围第3项所述之双通道通用串列滙 流排介面,其中该主式差额讯号及朴式差额讯号作 资料非同步传输,当其中之一差额讯号传输之资料 发生错误时,介面控制器将暂时停止资料的递送, 并利用主式或朴式差额讯号重复传送该笔资料;直 到该笔资料正确接收后介面控制器再继续传送资 料封包者。 8.一种具有双通道通用串列滙流排介面之装置,其 特征在于,该装置可相容于USB介面资料传输规格, 并具有两个资料传输通道,每一个通道上之讯号均 由两个差额讯号所组成;该装置内并具一介面控制 器,其具有资料之转换及传输之功能者。 9.如申请专利范围第8项所述之具有双通道通用串 列滙流排介面之装置,其中该介面控制器至少包括 一差额讯号接收器,及一电流驱动器;该差额讯号 接收器与电流驱动器并经由适当之电路而与介面 通道上之差额讯号所连接者。 图式简单说明: 图一为习知USB2.0之鸣叫程序讯号示意图。 图二为本案DCUSB滙流排协定之鸣叫程序讯号示意 图。 图三为本案DCUSB滙流排系统连接示意图。 图四为本案交易封包示意图。 图五为本案DCUSB之电路架构图。 |
