| 主权项 |
1.一种适用于全双工多准位脉幅调变收发器之接 收器,用以接收并解调变由远端发送器以传输速率 发送的类比讯号,包括: 类比至数位转换器(ADC),用以转换接收到的该类比 讯号至具有分数传输速率的数位取样; 数位重取样器,用以将具有任意时序相位之分数传 输速率的取样转换成传输速率的资料取样以及传 输速率的导数取样,该两取样皆位于最佳时序相位 ; 等化单元,接收该传输速率资料取样以适应性地以 传输速率执行通道等化;以及 时序恢复回馈单元,接收该传输速率的资料取样, 藉由接收该传输速率导数取样以及来自该等化单 元之输出,适应性定位该最佳时序相位并输出该时 序相位的估计回该数位重取样器。 2.如申请专利范围第1项的接收器,其中该分数传输 速率系藉由将(Ns+1)除以Ns并乘以该传输速率,其中 Ns为等于或大于一的整数。 3.如申请专利范围第2项的接收器,复包括分数间隔 回波消除器,由来自收发器中以传输速率取样时脉 操作之本地发送器的发送符号所驱动。 4.如申请专利范围第3项的接收器,其中该分数间隔 回波消除器包括用以移动该发送符号之阀(tap)延 迟线,每(Ns+1)时脉周期暂停一次该移动。 5.如申请专利范围第1至3项中任一项的接收器,其 中该数位重取样器包含速率调整电路、滤波库以 及多项式结合器,该速率调整器用于耦合(Ns+1)/Ns传 输速率以及传输速率之间的速率,该资料取样以及 导数取样两者皆根据来自滤波库之相同的输出由 多项式结合器产生。 6.如申请专利范围第5项的接收器,其中该速率调整 电路将输入的讯号取样根据来自该时序恢复回馈 单元之1位元的索引移动进入滤波库的阀延迟线中 ,以及其中该多项式结合器取得来自滤波库之输出 以及该时序恢复回馈单元在每传输速率时脉产生 的相位位置,并计算该传输速率的资料取样以及该 传输速率的导数取样。 7.如申请专利范围第1或3项的接收器,其中该等化 单元包括具有固定于一之主线阀(main cursor tap)之 决定回馈等化器,以及由适应性级别控制的柔级别 切划器,根据将该切划器输出点分布与在该远端发 送端关于此分布的演绎(a priori)资讯来更新该适应 性级别。 8.如申请专利范围第1或3项的接收器,其中该等化 单元包括: 盲启动等化(BEQ)电路,用以在接收器启动阶段执行 通道等化;以及 线性等化(LEQ)电路,用以在接收器恒稳态(steady state )时执行通道等化。 9.如申请专利范围第8项的接收器,其中该BEQ电路包 括决定回馈等化器以及柔级别切划器。 10.如申请专利范围第8项的接收器,其中该LEQ电路 包括线性等化器以及硬级别切划器。 11.如申请专利范围第10项的接收器,其中该LEQ电路 复包括误差回馈等化器,用以线性适应性地补偿由 该线性等化器产生的加强杂讯,其中由误差回馈等 化产生的该误差为该硬级别切划器的输入与输出 之差。 12.如申请专利范围第10项的接收器,其中该LEQ电路 复包括硬限制器,限制该硬级别切划器的误差级别 来降低误差传播。 13.如申请专利范围第1项的接收器,其中该时序恢 复回馈单元包括: 导数通道估计器,使用该等化单元之输出产生时序 相位误差,以估计接收自该数位重取样器的该传输 速率的导数取样;以及 时序恢复锁相回路(PLL)电路,接收该时序相位误差 并产生最佳时序相位位置的估计以提供给该数位 重取样器。 14.如申请专利范围第13项的接收器,其中当在该导 数通道估计器中主线阀位置的通道反应之第一阶 导数驱使成为零时,统计上定义零时序相位误差。 15.如申请专利范围第13项的接收器,其中该时序恢 复PLL电路包括第二阶回路过滤器以及积分器,将该 时序相位误差提供给该积分器之前,藉由简单大小 调整以及减算来调整该时序相位误差,产生在可提 供给该数位重取样器之分数传输速率领域的相位, 且有效地藉由该1位元索引代表相位的输出。 图式简单说明: 第1图显示根据本发明一实施例之超高速乙太网路 收发器中接收架构的方块图; 第2图显示根据本发明一实施例之(Ns+1)/Ns传输速率 分数间隔回波消除器之方块图; 第3图显示根据本发明之数位重取样器之实施例; 第4图显示根据本发明一实施例之盲等化(BEQ)分支; 第5图显示根据本发明一实施例之线性等化(BEQ)分 支; 第6图显示根据本发明一实施例之导数通道估计器 ; 第7图显示根据本发明一实施例之时序恢复PLL电路 ; 第8图显示产生传输速率以及(Ns+1)/Ns传输速率两者 以分别驱动DAC以及ADC的频率合成器方块图; 第9图显示主控与从属模式之典型训练顺序; 第10图显示说明主控以及从属模式之时序相位以 及等化器系数之细节训练序列的流程图;以及 第11图显示习知杂讯预估方式以及本发明之误差 回馈等化器方式之误差讯号定义之间的不同。 |
