| 主权项 |
1.一种非挥发性记忆体,包括: 一基底; 一主位元线,设置于该基底上: 一次位元线选择单元; 一次位元线,系透过该次位元线选择单元连接至该 主位元线; 多数条字元线,以垂直于该次位元线之方向平行排 列,其中该些字元线与该次位元线之交点对应一记 忆胞行; 一行选择单元,设置于该记忆胞行之外侧; 一第一掺杂区,设置于该行选择单元外侧之基底中 ,其中该记忆胞行系透过该第一掺杂区连接至该次 位元线;以及 一第二掺杂区,设置于该记忆胞行另一侧之基底中 ,其中该记忆胞行包括: 多数个第一记忆胞,该些第一记忆胞与该行选择单 元彼此系以一间隙相隔;以及 多数个第二记忆胞,系各自设置于该间隙中,并透 过多数个绝缘间隙壁与该多数个第一记忆胞及该 行选择单元串接在一起。 2.如申请专利范围第1项所述之非挥发性记忆体,其 中各该些第一记忆胞包括: 一第一闸极,设置于该基底上;以及 一第一复合介电层,设置于该第一闸极与该基底之 间,该第一复合介电层从该基底依序为一第一底介 电层、一第一电荷陷入层与一第一顶介电层。 3.如申请专利范围第2项所述之非挥发性记忆体,其 中该第一电荷陷入层之材质包括氮化矽。 4.如申请专利范围第2项所述之非挥发性记忆体,其 中该第一底介电层、该第一顶介电层之材质包括 氧化矽。 5.如申请专利范围第2项所述之非挥发性记忆体,其 中该第一闸极之材质包括掺杂多晶矽。 6.如申请专利范围第1项所述之非挥发性记忆体,其 中各该些第二记忆胞包括: 一第二闸极,设置于该基底上;以及 一第二复合介电层,设置于该第二闸极与该基底之 间及该第二闸极与该第一记忆胞之间,该第二复合 介电层从该基底与该第一记忆胞一侧之侧壁起依 序为一第二底介电层、一第二电荷陷入层与一第 二顶介电层。 7.如申请专利范围第6项所述之非挥发性记忆体,其 中该第二电荷陷入层之材质包括氮化矽。 8.如申请专利范围第6项所述之非挥发性记忆体,其 中该第二底介电层、该第二顶介电层之材质包括 氧化矽。 9.如申请专利范围第6项所述之非挥发性记忆体,其 中该第二闸极之材质包括掺杂多晶矽。 10.如申请专利范围第1项所述之非挥发性记忆体, 其中该行选择单元包括: 一第三闸极,设置于该基底上; 一第三复合介电层,设置于该第三闸极与该基底之 间,该第三复合介电层从该基底起依序为一第三底 介电层、一第三电荷陷入层与一第三顶介电层。 11.如申请专利范围第10项所述之非挥发性记忆体, 其中该第三电荷陷入层之材质包括氮化矽。 12.如申请专利范围第10项所述之非挥发性记忆体, 其中该第三底介电层与该第三顶介电层之材质包 括氧化矽。 13.如申请专利范围第10项所述之非挥发性记忆体, 其中该第三闸极之材质包括掺杂多晶矽。 14.如申请专利范围第1项所述之非挥发性记忆体, 其中该次位元线选择单元包括: 一第四闸极,设置于该基底上; 一闸介电层,设置于该第四闸极与该基底之间; 一第三掺杂区与一第四掺杂区,设置于该第四闸极 两侧之该基底中,该第三掺杂区连接该主位元线, 该第四掺杂区连接该次位元线。 15.如申请专利范围第14项所述之非挥发性记忆体, 其中该闸介电层之材质包括氧化矽。 16.如申请专利范围第14项所述之非挥发性记忆体, 其中该第四闸极之材质包括掺杂多晶矽。 17.如申请专利范围第1项所述之非挥发性记忆体, 更包括一第二绝缘间隙壁,设置于该记忆胞行与该 行选择单元之间。 18.如申请专利范围第2项所述之非挥发性记忆体, 其中该绝缘间隙壁是藉由在该第一闸极表面沈积 一绝缘层后,利用自行对准非等向性蚀刻形成的。 19.一种非挥发性记忆体,包括: 一基底; 多数个记忆胞行,设置于该基底上,排列成一行/列 阵列,各个记忆胞行包括:彼此以一第一绝缘间隙 壁相隔离并串联连接在一起的多数个记忆胞; 多数个行选择单元,分别透过一第二绝缘间隙壁而 设置于各该些记忆胞行之外侧; 多数个源极区,分别设置于该些记忆胞行一侧之该 基底中; 多数个汲极区,分别设置于该些行选择单元外侧之 该基底中,其中每两相邻之该些记忆胞行共用一汲 极区; 多数条选择线,连接同一列之该些行选择单元之闸 极; 多数条字元线在列方向平行排列,连接同一列之该 些记忆胞之闸极; 多数条源极线,连接同一列之该些源极区; 多数条次位元线,连接同一行之该些汲极区,各该 些次位元线在行的方向串接N个记忆胞行,其中N为 正整数; 多数条主位元线在行方向平行排列,各该些主位元 线连接M个该些次位元线,其中M为正整数,各该些主 位元线可串接NM记忆胞行;以及 多数个次位元线选择单元,分别设置于该些次位元 线与该些主位元线之间。 20.如申请专利范围第19项所述之非挥发性记忆体, 其中在同一该些记忆胞行中之该些记忆胞,从该源 极区端起每两个该些记忆胞为一记忆单元,且靠近 该源极区之该些记忆胞为一第一记忆胞,靠近该汲 极区之该些记忆胞为一第二记忆胞; 该第一记忆胞,包括: 一第一闸极,设置于该基底上; 一第一复合介电层,设置于该第一闸极与该基底之 间,该复合介电层从该基底依序为一第一底介电层 、一第一电荷陷入层与一第一顶介电层; 该第二记忆胞,设置该第一记忆胞一侧之侧壁与该 基底上,包括: 一第二闸极,设置于该基底上; 一第二复合介电层,设置于该第二闸极与该基底之 间及该第二闸极与该第一记忆胞之间,该第二复合 介电层从该基底与该第一记忆胞一侧之侧壁起依 序为一第二底介电层、一第二电荷陷入层与一第 二顶介电层; 其中,该第一绝缘间隙壁系设置于该第一记忆胞之 侧壁。 21.如申请专利范围第20项所述之非挥发性记忆体, 其中该第一电荷陷入层与该第二电荷陷入层之材 质包括氮化矽。 22.如申请专利范围第20项所述之非挥发性记忆体, 其中该第一底介电层、该第一顶介电层、该第二 底介电层与该第二顶介电层之材质包括氧化矽。 23.如申请专利范围第19项所述之非挥发性记忆体, 其中各该些行选择单元包括: 一第三闸极,设置于该基底上; 一第三复合介电层,设置于该第三闸极与该基底之 间,该第三复合介电层从该基底起依序为一第三底 介电层、一第三电荷陷入层与一第三顶介电层;以 及 一第三绝缘间隙壁,设置于该第三闸极与该第三复 合介电层之侧壁上。 24.如申请专利范围第23项所述之非挥发性记忆体, 其中该第三电荷陷入层之材质包括氮化矽。 25.如申请专利范围第23项所述之非挥发性记忆体, 其中该第三底介电层与该第三顶介电层之材质包 括氧化矽。 26.一种非挥发性记忆体之操作方法,适用于一记忆 胞阵列,该记忆胞阵列包括:多数个记忆胞行设置 于该基底上,排列成一行/列阵列,各该些记忆胞行 包括彼此无间隙的串联连接在一起的多数个记忆 胞;多数个行选择单元分别设置于该些记忆胞行外 侧;多数个源极区分别设置于该些记忆胞行一侧之 该基底中;多数个汲极区分别设置于该行选择单元 外侧之该基底中,其中每两相邻之该些记忆胞行共 用一个汲极区;多数条选择线连接同一列之该些行 选择单元之闸极;多数条字元线在列方向平行排列 ,分别连接同一列之该些记忆胞之闸极;多数条源 极线连接同一列之该些源极区;多数条次位元线连 接同一行之该些汲极区,各该些次位元线在行的方 向串接N个记忆胞行,其中N为正整数;多数条主位元 线在行方向平行排列,各该些主位元线连接M个该 些次位元线,其中M为正整数,各该些主位元线可串 接NM个该些记忆胞行;多数个次位元线选择单元, 分别设置于该些次位元线与该些主位元线之间;该 方法包括: 进行程式化操作时,包括:于选定之该主位元线施 加0伏特电压,于非选定之该主位元线施加一第一 电压;于与选定之该记忆胞所在之该记忆胞行所耦 接之该次位元线选择单元的闸极施加一第二电压; 于与选定之该记忆胞所耦接之该字元线相邻、且 靠近该汲极区的选定之该字元线上施加一第三电 压,于其他非选定之该些字元线及该选择线上施加 一第四电压,于该源极线施加一第五电压,以利用 源极侧注入效应程式化选定之该记忆胞。 27.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,其中该第一电压为3.3伏特左右,该第 二电压为1.5伏特左右,该第三电压为1.5伏特左右, 该第四电压为9伏特左右,该第五电压为4.5伏特。 28.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,其中于与选定之该记忆胞所在之该记 忆胞行所耦接之该次位元线选择单元的闸极施加 该第二电压之步骤前,更包括于与选定之该记忆胞 所在之该记忆胞行所耦接之该次位元线选择单元 闸极施加一第六电压。 29.如申请专利范围第28项所述之非挥发性记忆体 之操作方法,其中该第六电压为6伏特。 30.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,其中于与选定之该记忆胞所耦接之该 字元线相邻、且靠近该汲极区的选定之该字元线 上施加该第三电压之步骤,包括从0伏特开始逐渐 增加电压直到1.5伏特为止。 31.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,其中于与选定之该记忆胞所耦接之该 字元线相邻、且靠近该汲极区的选定之该字元线 上施加该第三电压之步骤,包括先于选定之该字元 线施加低于该第三电压之一第七电压开始逐渐累 加一电压値直到该第三电压为止。 32.如申请专利范围第31项所述之非挥发性记忆体 之操作方法,其中该第七电压包括0.1伏特。 33.如申请专利范围第31项所述之非挥发性记忆体 之操作方法,其中在该第七电压每累加该电压値后 ,即进行一程式化确认步骤。 34.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,其中在对该记忆胞行进行程式化操作 时,系从该记忆胞行之该源极区端起依序程式化该 些记忆胞。 35.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,更包括: 进行读取操作时,包括:于选定之该主位元线施加0 伏特电压,于非选定之该主位元线施加一第八电压 ;于与选定之该记忆胞所在之该记忆胞行所耦接之 该次位元线选择单元的闸极施加一第九电压;于选 定之该记忆胞所耦接之该字元线施加一第十电压, 于其他非选定之该些字元线及选定之该选择线上 施加一第十一电压,于该源极线施加一第十二电压 ,以读取选定之该记忆胞。 36.如申请专利范围第35项所述之非挥发性记忆体 之操作方法,其中该第八电压为1.5伏特左右,该第 九电压为3.3伏特左右,该第十电压为1.5伏特左右, 该第十一电压为6伏特左右,该第十二电压为1.5伏 特左右。 37.如申请专利范围第35项所述之非挥发性记忆体 之操作方法,其中在对该记忆胞行进行读取操作时 ,系从该记忆胞行之该源极区端起依序读取该些记 忆胞。 38.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,更包括: 在进行抹除操作时,包括:于选定之该主位元线施 加一第十三电压,于非选定之该主位元线施加0伏 特电压;于与选定之该记忆胞所在之该记忆胞行所 耦接之该次位元线选择单元的闸极施加一第十四 电压;于选定之该记忆胞所耦接之该字元线施加一 第十五电压,于选定之该记忆胞所耦接之该字元线 与该汲极区之间的所有非选定之该些字元线、选 定之选择线上施加一第十六电压;于选定之该记忆 胞所耦接之该字元线与该源极区之间的所有非选 定之该些字元线上施加0伏特电压,以利用热电洞 注入效应以抹除选定之该记忆胞。 39.如申请专利范围第38项所述之非挥发性记忆体 之操作方法,其中该第十三电压为4.5伏特左右,该 第十四电压为3.3伏特左右,该第十五电压为-5伏特 左右,该第十六电压为9伏特左右。 40.如申请专利范围第26项所述之非挥发性记忆体 之操作方法,更包括: 在进行抹除操作时,于该些字元线上施加一第十六 电压,于该基底施加一第十七电压,以利用FN穿隧效 应进行整个记忆胞阵列之抹除。 41.如申请专利范围第40项所述之非挥发性记忆体 之操作方法,其中该第十六电压为-12伏特左右,且 该第十七电压为0伏特。 42.如申请专利范围第40项所述之非挥发性记忆体 之操作方法,其中该第十六电压为0伏特左右,且该 第十七电压为12伏特。 43.如申请专利范围第40项所述之非挥发性记忆体 之操作方法,其中该第十六电压为-6伏特左右,且该 第十七电压为6伏特。 图式简单说明: 图1A为绘示本发明之非挥发性记忆体之一较佳实 施例的上视图。 图1B为绘示图1A中沿A-A'线之结构剖面图。 图1C为绘示本发明之记忆单元及选择单元之结构 剖面图。 图2所绘示为本发明之较佳实施例的电路简图,以 说明其操作模式。 图3A为本发明之较佳实施例的程式化操作示意图 。 图3B为本发明之较佳实施例的读取操作示意图。 图3C为本发明之较佳实施例的一抹除操作之示意 图。 图3D为本发明之较佳实施例的再一抹除操作示意 图。 图3E为本发明之较佳实施例的另一抹除操作示意 图。 图3F为本发明之较佳实施例的又一抹除操作示意 图。 |
