具有电阻率测量图案的闪存器件及其形成方法

摘要

本发明提供具有电阻率测量图案的闪存器件及其制造方法。沟槽形成在自对准浮置栅极(SAFG)方案中的隔离膜内。该沟槽被填埋从而形成电阻率测量浮置栅极。这允许即使在SAFG方案中也可测量浮置栅极的电阻率。用于电阻率测量的接触直接连接到电阻率测量浮置栅极。因此，由寄生界面导致的电阻率测量值的变化可被减小。

主权项

1.一种具有电阻率测量图案的闪存器件，包括：隔离膜，其形成在半导体衬底中且定义有源区；电阻率测量浮置栅极，其以沟槽结构填埋在所述隔离膜中；控制栅极图案，其形成在所述电阻率测量浮置栅极的预定区域上；电介质膜，其置于所述电阻率测量浮置栅极与所述控制栅极图案之间；以及电阻率测量接触，其在所述控制栅极图案的两侧连接到所述电阻率测量浮置栅极且与所述控制栅极图案绝缘。